双位数多千兆接口的信号完整性方法

随着PCI Express®(PCIe®)Gen 4等串行链路接口的数据速率进入两位数，设备建模、互连建模和分析方法必须继续发展，以解决当今工程师面临的日益萎缩的设计边际和日益具有挑战性的合规性标准。为了降低风险和优化设计，将分析移到尽可能远的上游，以支持权衡、可行性研究、组件选择和约束捕获，这是至关重要的。

链路中SerDes发射机和接收机均衡的精确建模对于获得真实的仿真结果至关重要，包括存在于几乎所有高数据速率串行链路中的复杂自适应均衡。互连建模也面临着新的挑战，通过阵列需要全波3D解决方案才能准确地描述其复杂的通过存根和耦合行为，这可能会使提取时间从几分钟到几小时或几天。在模拟之后，通常需要特定于接口的后处理来检查发射机、信道和接收机的合规性标准。

本文将建议创建串行链路预设计的“虚拟原型”的方法，以及如何创建相关的互连和SerDes模型。我们将回顾如何利用IBIS-AMI模型，以及如何在需要时构建您自己的模型。它还将向您展示最新的互连提取技术，为您提供“所需的全波精度”，同时保持计算时间在控制范围内，以及如何使用基于标准的遵从性工具包来自动化布局后分析和高级接口(如PCI Express Gen 4)的签名。