通过逻辑门

关键的外卖

• 七个基本逻辑门的概述。

• 逻辑族及其技术演进。

• 组合逻辑与顺序逻辑。

就像字母表一样，这七个逻辑门可以无限地组合在一起

根据抽象级别的不同，可以将逻辑门视为电子学的中心。无论是单个门还是提供当今集成电路稳健运行所需的数十亿个门，门都能让我们深入了解布尔逻辑的基本构建模块，这种逻辑可以不断扩展和重新配置，以创建新的功能和特性。

逻辑门是电子设计的字母表，因此，设计师应该至少对它们的功能有一定的了解。虽然在门级评估任何完整的电路都是不可行的，但对符号及其简化方式充满信心可以为设计人员提供一种有效的故障排除方法。

评估七个逻辑门

逻辑门代表电路抽象的一个级别直接超越了设备。单个组件被简化为门的功能，它根据等同于真-假二分法的高或低电压信号确定信号流。六个基本逻辑门是任何有少量编程经验的人都熟悉的简单逻辑运算符:

*: NOT为单输入门，其逻辑输出仅反映输入1的真值。

两个最容易识别的逻辑运算符是AND和OR。它们是类似于语言中的日常用法的功能，但有一点要注意，OR是非排他性的——比如“出去吃冰淇淋或披萨怎么样?”实际上可以同时表示冰淇淋和披萨(选择或两者都是逻辑有效的)。更常见的“这个或那个，但不是两个”的语言属于异或。从这里开始，NOT门可以与任何运算符组合在一起，形成一个逻辑补:NAND、NOR和XNOR分别用于and、OR和XOR。

这些运算符对最初是由DeMorgan提出的，他推动了逻辑设计领域的革命。虽然这些运算符对之间的关系对于理解门之间的相互作用以及潜在的转换是值得注意的，但在实践中，除了非常粗糙的原型或概念证明之外，它们的用处不大。在采购、布局和制造方面，放置单个门(或等效功能)通常比放置多个门作为原始门要简单得多。更重要的是，大多数设计已经不太可能需要独立闸门设计因为许多集成电路是通过连接数百万或更多的逻辑门来运行的。然而，出于教学目的，在带反转的配对逻辑门之间切换是折叠更复杂逻辑图的关键工具。

普遍的运营商

在上述7个基本操作符对的基础上，有两个操作符的使用量比不熟悉栅极设计的人可能预期的要大得多。NAND和NOR是通用操作符，这意味着它们可以使用不同数量的实例组成任何其他操作符。再说一次，尽管从教育的角度来看，这个小窍门是有用的，但这种实现方法是非常低效的。

读取逻辑门图需要从输入到输出的数字信号的缓慢和测量跟踪。真值表(如上面所示)提供了在逻辑构建中逐步遍历各个点的最基本方法。

逻辑族作为其底层门的一种表达

如前所述，很少在非常简单的图表或电路之外使用单个门来评估逻辑，因为执行单个连接的难度极高。像大多数计算密集型和重复性的任务一样，计算机能够以比人类更快和更精确的速度执行这些诊断——这毕竟是大多数现代系统的运行方式。研究逻辑家族的层次结构是值得的:

• 电阻-晶体管逻辑-RTL利用输入电阻和双极结晶体管(bjt)作为开关器件。从历史上看，RTL是通过离散元件生产的，但RTL也是第一个以集成电路为特色的逻辑家族。RTL在晶体管价格昂贵且难以制造的早期电路开发中发挥了有利作用，因为它最大限度地减少了晶体管的使用量。今天，由于开关的电源性能较差，它们的用途在范围上受到限制，这种开关的操作方式是始终开或始终关。此外，rtl的设计仅限于三输入。
• 二极管晶体管逻辑- RTL的直接继承者，用二极管取代离散元件电阻。与前者不同的是，前者容易受到庞大电路的影响，DTL能够通过改进输入端(也称为扇入)上的门的数量来更简洁地捕获复杂的逻辑图。与更现代的逻辑家族相比，DTL不会被误认为是快的，但可以使用肖特基晶体管进行改进，以降低转发偏置期间的饱和。
• 晶体管—晶体管逻辑TTL是电子设计的分水岭，与现代设备密不可分。即使与更新的技术相比，TTL仍然设法保持自己作为一个具有不断增加的时钟和信号速度的良好扩展架构。然而，输出有一些显著的缺点:它的不对称性质和顶部和底部导体之间的重叠。固有的不对称特性使得TTL难以实现驱动传输线，不过这可以用线路驱动器来补救。重叠的影响更大，将集成电路耦合在一起，通常会对性能造成整体损害;去耦电容器可以帮助对抗这种影响，更好地隔离单个ic。
• 管理办公室- PMOS，还有一般的mosfet，能够以相对较小的封装提供与BJT相当的功能。功耗降低了，因为栅极是作为对刺激的动态响应而不是静态元素创建的，但电源通常成为PMOS更困难的主题。这是由于同时需要一个正的和负的源电压。此外，PMOS具有较差的切换速度，特别是在高-低转换。
• NMOS-最初建立为更快的MOSFET。NMOS的限制是它的功率消耗是静态的(与PMOS不同)，导致整体效率较低。
• 互补金属氧化物半导体-适用于高性能和高密度，电源损耗发生在开/关开关，CMOS已经主导了日常设计．它的功耗远低于类似的逻辑家庭，并消除了老家庭的几个量级的因素。这种效率也最大限度地减少了电路产生的热量，进一步喜爱它的密集芯片和板。该设计结合了NMOS和PMOS，以弥补每种MOSFET设计的个别缺陷。

像这样的图在逻辑门中很常见，代表了大量的门。

在电路设计中，过去很重要

数字逻辑可以有多种形式，包括基本的存储功能。分析逻辑图的一个角度是顺序和组合，或者分别依赖于先前电路状态和不依赖于先前电路状态的状态之间的差异。组合逻辑在一开始更容易掌握，因为它只是代表了在那个点和时间的逻辑的评估，而不管门或电路之前经历了什么。想象一下，快速扫过一个门或芯片，看到信号实时通过它——这将类似于组合逻辑，因为只需要观察电路就可以确定整体状态。

在应用中，组合逻辑可以被认为是电路在传递到一般功能之前的最高抽象状态。布尔逻辑被用于许多设备，以提供快速的数学计算，包括:

• 蛇-对于一半和全部求和能力。
• 减法器,如上所述，做减法。
• 多路复用一种数据组织工具，能够选择多个输入，并使用次要操作有选择地转发任何输入。
• 多路分解- mux操作的反转，旨在将单个输入和选择操作扇形成多个输入。

实际上，任何与算术逻辑单元(ALU)相关联的装置都属于组合逻辑领域。

顺序逻辑更复杂，但可以解锁额外的功能。对于特定的时钟周期，序列设备的计算是不确定的，不知道某些先前的状态。这些设备被称为有限状态机，因为它们被锁定在基于先验条件的预定数量的状态中。在观察顺序电路时，需要考虑它们从哪里来，到哪里去。

随着时间的推移，有了暂态的概念。这些状态变化部分是由时钟信号驱动的，无论是同步的还是异步的，它们决定了什么时候输出是由电路驱动的。同步与某个计划绑定;想象一下，一辆公共汽车到达预定的车站，让乘客下车或上车。异步类型的顺序电路不依赖于调度，而是可以随着输入的变化随时改变其状态。

触发器是最基本的顺序逻辑设备，实际上既可以同步操作，也可以异步操作。异步存储设备存在一些固有的困难，因为状态取决于输入;如果没有时钟信号在评估之前锁定这些输入，输出状态可能会受到信号到达时间的影响。在严重的情况下，这会导致比赛，其中门的逻辑输出处于与预期不正确的状态。

在逻辑学中，就像在大多数事情中一样，时间就是一切。

逻辑门代表了电子设计的一个基本概念，尽管设计师不太可能需要评估甚至构建自己的门，但了解它们的操作有助于防止不稳定。评估电路的细节可能具有挑战性，但Cadence的健壮性PCB设计和分析软件提供多种工具，可以快速诊断和纠正设计。当需要将原理图转换为可实现的电路板时，请信任OrCAD PCB Designer在不牺牲特性的情况下提供方便和强大的功能。

领先的电子产品供应商依靠Cadence产品来优化各种市场应用的电源、空间和能源需求。要了解更多我们的创新解决方案，和我们的专家团队谈谈吧或请订阅我们的YouTube频道．