第9节- PCB设计:模拟路由
这是第九个部分在返校系列PCB设计师和那些可能想知道更多关于它。
内容
模拟路由
哦，PCB设计未来的学生们，这就是它变得真实的地方。数字数据通常与现实世界耦合，逻辑上的1和0是不够的。在这两者之间，有灰色的阴影，其中充满了模拟电路。数据流被转换成数字近似值，突然之间，“砰”的一声，许多小型发射器和接收器的空间就出现了!
综上所述:当涉及模拟布局时，阻抗是游戏的名称。传输线本身就成了部件。放置是围绕着痕迹而不是相反。你并不是真正地放置和规划路线，而是沿着道路构建一条包含组件的路线。”
依赖于保持阻抗常量是一种强烈的使用动机表面装配组件并使用微带或共面波导在同一层上进行连接。这些传输线天生就有噪声，所以我们的本能是将它们布线在一个内层上，在那里它们可以被夹在一对地平面之间作为带状线迹。这种方案比外层有很长的线路更可取，有时，你无法避免传输线相互交叉。
最好的情况是当您可以创建一个位置，其中所有RF连接都在引脚之间，尽可能接近组装和测试规则所允许的位置。当必须选择延长一条线路或另一条线路时，应遵从接收(RX)链，允许传输(TX)线路具有较长的线路。接收器的耳朵大嘴巴小，而发射器的嘴巴大，听力相对较差。显然，这两个人并不是好邻居。
估算给定叠加的阻抗
几个尺寸和一个常数决定了传输线的特性阻抗。的介电常数(Dk)是决定传播延迟还有tan的损失。所有绝缘体都有介电常数。例如，空气的Dk是1。标准的FR4材料的Dk约为4.5，这随频率、温度以及材料的确切类型而变化，因为FR4覆盖了很多地面。
在外层，有一个值得注意的介电厚度，这是到传输线以下铜平面的距离。电场和磁场主要存在于这个空间中。一个优雅的设计会让它们保持在那里，而一个狡猾的设计会让它们散开。为了达到典型的50欧姆阻抗，简单的公式是使微带迹线宽度等于电介质厚度。
这可能是一个问题，如果电介质材料很薄，因为它将是当你使用微通孔。请记住，您可能使用layer 3作为参考平面，并保持layer 2不含铜。第2层上的任何东西都会破坏阻抗，也会在传输线和介电空间中的任何东西之间产生巨大的耦合。取微带的迹宽并将其乘以3，以获得清除层上任何金属的良好安全距离。
选择正确的介质。一切都在材料中。
控制阻抗的其他关键因素是介电材料的厚度和迹线宽度。铜的实际z高度、涂层材料和纤维编织的考虑是随着上升和下降次数的增加而起作用的次要影响。还有其他指标，如损耗正切和材料的热膨胀系数(tg)来评估。
“无论你走到哪里，都有相同的材料可以切割。”
在这一点上，你可能不得不考虑具有贸易名称的奇异材料，如GETEK, Rogers或Megtron。这样做将需要一种不同的粗略阻抗计算方法。在所有情况下，你必须得到你的PCB制造供应商迟早会加入到对话中。有很多选择，其中很多都是区域性的。无论你走到哪里，都有相同的材料可以切割。
图1。图片来源:作者-模拟痕迹喜欢被隔离。
在图1中，模拟线故意变宽。这是通过选择0.7毫米厚的电介质来完成的。给定dk, 50欧姆线计算出的宽度非常接近典型的电垫的宽度。这种老式的通孔板也打开了所有的焊罩过孔，以提供一个探测点或潜在的返工路径。模拟技术人员对刮掉一点焊锡掩膜并不陌生。
也不是每次微带痕迹潜入带线区时所采取的荒谬措施。不是一个接地通道，而是四个看起来几乎像一个小的SMA连接器。我们在z轴上做了一个同轴轴来屏蔽通道。当迹线接近地通孔时，迹线变窄，地倾泻收敛，为连接到信号通孔的段创建共面波导。当迹线穿过地平面和信号通道口之间的间隙时，迹线应该是共面的。让我们来探究一下内部工作原理。
转到带状线迹线，有两个平面层，一个在迹线上面，一个在迹线下面。使用相同的1 - 1公式，但要查看堆叠，并确保您考虑的是规则最薄的电介质。堆栈中的一些路由层使得这很简单，因为它们是对称的。(1）
当路由差分对时，相同的经验法则适用于两个迹线，但仅当它们之间的间隔至少是迹线宽度的三倍时。它们被认为是不耦合的微分对。在这种情况下，阻抗值翻倍，所以现在给出50欧姆的一对一比率大约是100欧姆。
随着两条走线越来越近，变得松散耦合(在3x和1x走线宽度之间)或紧密耦合(1x走线宽度及以下)，阻抗下降，因此两条线必须比电介质更薄，才能回到常见的100欧姆阻抗。这又使PCB进入线宽可制造性问题。出于这个原因，我在大多数电路板设计中都看到过松散耦合和非耦合的微分对。
层数分配:基于层数的典型路由方案。
这个14层的堆栈提供了4个内部路由层。这个12层版本将删除第6层和第9层，这是电源平面和内部2个路由通道之间的接地平面。第5层和第10层将是低速轨迹的选择，而第3层和第12层将更安全高速和射频路由．那是因为你会继续拥有地面的飞机输电线路的上方和下方而不是一个接地平面和一个动力飞机．在这方面，最好的情况是逻辑和电源平面之间的电压匹配。
图2。图片来源:作者-所谓的3n3堆栈，其中N等于核心通道的张成空间。
此外，切出第4层和第5层可以得到一个10层板。这个价格点消除了地面平面之间的内层痕迹。这被称为地面信号-信号-地面堆栈。其概念是将两个路由层彼此正交地使用，目的是不让两个跟踪并行运行。其中一些可能是不可避免的，因为您将密集的设备或连接器扇形展开。
十层是最好的。一个8-Layer董事会将带您回到地面-信号-地面，但您将只有两个内层路由。在六层及以下的层中，我们并没有真正区分某一层的特定目的。所有的层都是地面层。然后是组件层、电源平面、路由层和常见的装饰。那些低层计数板可能很棘手。你必须始终牢记你正在处理的层的上面和下面是什么。
射频模块-盒子里的解决方案
一种流行的解决方案是使用射频模块，其中包括一个带有所需偏置电路和匹配网络的无线电芯片，该芯片位于一个矩形封装中，边缘有引脚。射频模块类似于QFN封装，但可能有更大的SMD引脚，位于板内一点。根据频率、模块的不同，基板可以是常规FR4或高速/低损耗版本，最高可达陶瓷和其他奇异材料。
前端模块(fem)将所有TX和RX电路组合在一个方便的包中。从射频输入引脚开始，它们可能包括一个低噪声放大器、滤波器、双工器、开关、双工器、天线匹配网络、功率调节和通向TX输出引脚的最后一级放大器。这一切都在一个很好的RFI屏蔽下，以帮助通过FCC的规定。
图3。图片来源:EE Online -你可以把各种组件拼凑在一起，或者得到一个现成的解决方案，从而降低大部分风险。
综上所述:当谈到模拟布局时，阻抗是游戏的名称。传输线本身就成了部件。放置是围绕着痕迹而不是相反。你不需要真正地放置和安排路线，而是建立一条沿途包含组件的路线。
研究生区
如果迹线宽度和SMD衬垫宽度相等或非常接近，则在整个模拟链中保持阻抗更容易。这将要求相对小的垫和宽的痕迹。一个狭窄的轨迹进入一个大的衬垫产生一个不连续。满足阻抗几何将意味着在传输线和参考平面之间有更厚的电介质。
正如我在阻抗估计部分提到的，该计划与典型的HDI设计规则直接冲突，HDI设计规则要求薄介质满足微通孔结构的纵横比设计准则。在这种情况下，工作解决方案是在所有传输线的正下方的第二层地平面上切割一个通道，并使用第三层或更深入的电路板。
接地面上通道的宽度应该与迹线层上的金属回拉相匹配，通常是迹线宽度的3倍。这样，一条过孔线可以沿着迹线的长度下落，并将实际接地平面与组件层连接。可取之处是模拟电路通常不是电路板的密集部分，所以你应该有多余的层。这是假设董事会的其他部分是HDI技术开始使用的原因。
(2)当堆叠从中心线向外成镜像时，堆叠是对称的。此外，组成地面-信号-地面路由通道的三层在z轴上的迹线周围也具有相等的介电厚度。板是由芯材和预浸料构成的，所以通常，厚度会有所不同。对称的主要目的是避免PCB翘曲或其他类似的机械偏差。