部分8 - PCB设计:内存路由
这是第八部分返校系列的PCB设计者和那些可能想多了解一些。
内容
内存路由
内存路由可以很容易地填满一本书但我会尽量归结为一章,这样你就不会睡着。有两种基本类型,我们称之为挥发性和非挥发性的。波动与芯片的性格虽然有些类型时可以更挑剔路由规则。挥发性记忆更多的人形,它睡觉的时候忘记一切。非易失性存储芯片记得每一件事当你早上叫醒他们。去买一杯咖啡,如果你的眼睑开始重。在这里,我们走吧!
磁带驱动器、硬盘和u盘的非易失性内存。硬盘驱动器仍然是相关但很多插座越来越充满了固态存储芯片更小和更有效率。在任何情况下,这些设备是基于字节的数量,销售gb甚至tb的存储。
除了SATA,设备可以交谈和SoC单片机使用“肮脏的”(SCSI)接口。像任何界面,已经存在了一段时间,小型计算机系统接口已被几个改版。串行连接邋遢的(SAS)是一种常见的协议。
与以太网和其他东西一样,序列化数据减少了电线的数量。更少的线更容易保持整个数据流与时钟同步。我们喜欢简单!你将被路由到一个磁盘驱动器连接器,为固态驱动器芯片。路由到一个连接器意味着有更多的链接链中的所以管理时间的预算可能会非常棘手。
随机存取存储器是什么?
当你买一个新设备,他们讨论了存储但是他们总是提到RAM。随机存取存储器是其他类型和它有更小的增量。比尔·盖茨曾误,“64字节应该足以让每一个人。“这是当一个好的硬盘40 mb。
这些天来,第一个gb的RAM是免费的,你开始为多个演出支付额外费用。当然,RAM的方法有许多种。动态随机存取存储器和静态RAM是两个变体。DRAM是上面提到的营销工具和SRAM使用一种不同的架构不需要定期刷新周期。SRAM也更小,更快,更昂贵。你会发现SRAM上使用相同的硅CPU。
DRAM单元是基于电容和晶体管。所以我们知道DRAM和SRAM,更快呢?技巧问题;同步动态随机存取存储器具有更好的效率,因为多任务期间读和写周期。您可以考虑本章其他国家倾向于研究生院区但阅读如果你好奇。
学习双数据速率动态随机存取存储器
想要更多吗?双数据速率DRAM呢?是的,DDR DRAM的东西。再次与效率,但这一次是使用两个时钟边沿。数据组是开关的上升和下降部分时钟周期。许多改进每一代。有很多针在DDR芯片相对于大多数的记忆里。获得更多的寄存器给DDR严重的带宽。寄存器设置的尺寸的固件。
图1所示。图片来源:作者——间距规则记忆公交车一样复杂的长度和宽度的限制。他们经常遇到最困难的方面。局部区域间距约束在密集的销领域很常见。
地址部分包括单独的连接描述银行(BA)行(RAS),和每一位的列(CAS)的数据。其他钩子是用来监视和控制记忆银行;写启用,启用、重置、芯片选择和同步销。
每一位的数据总线必须到达并适应其状态的时钟周期。这是设置时间。整个总线还必须保持稳定而被读入或后时钟。他们称这个时间。在每个存储单元的小帽子只有持有其收费如此之久。即使记忆不读或写模式,信息衰减限制排放。为了解决这个小问题,经常有刷新周期。这是另一个销。
高带宽内存
另一个皱纹和新热点高带宽内存。(HBM)他们已经学会了堆栈与through-silicon-vias骰子,加入他们的行列。所有发生的旁边的CPU负载的董事会。如果你做这些亚态,期待1000 +针之间的处理器和内存堆栈。你可能会有美好的回忆过去的美好DDR5天。
如果这些DDR5-days也是你未来的日子里,然后听好了。DDR 3, 4, 5来自类似的布在体育层面。定义域的我们把它切成大块的PCB设计。美是,虽然都是一样的,没有两个内存实现设计指南交叉很好。这是一个一般分步典型的DDR总线路由。
图2。图片来源:作者——一个典型的DDR内存总线使用三层路由的信号。其他层没有显示清晰。
如何处理DDR DRAM的路由
颜色代码字节通道>棕色,红色,橙色,黄色,绿色,蓝色,紫色,灰色,等等。这些颜色与电阻的颜色代码。时钟对(时钟)地址的长度(广告)和命令(CMD)一行结束。时钟也调节闪光灯(DQ),但通常规模较小。闪光灯,反过来,规范数据。你会使用不同的颜色相同的颜色跟上所有这些相互关系。
有很多数据行但它们分成八的群体。每八隅体数据行(D0-D7、D8-16 D17-D24,等等)组成一个字节胡同间,每个字节都有自己的选通。有严格的匹配在每个字节车道,车道之间的相对宽松的匹配。D0-D7是紧密单元和D8-D16是另一个联系紧密的单元从胡同间,但有更多的纬度。大量的数据路由和调优和将是第一要务。
中的实际length-matching数据以及所有这些团体在本指南的范围。它将取决于内存设备和它是如何被使用的。当你进入新版本的DDR,利润萎缩。他们减少,以至于你不得不开始占延迟在包里面。
基板上的路由成为长度计算的一部分。我们添加一个定制的销延迟到每个处理器和内存设备别针在编辑器的约束。路由长度在董事会将不平等但仍在调整当我们考虑整个飞行时间。
注意,还有一个传播延迟的差异取决于如果跟踪路由外层或内层。捕捉所有这些信息在电气约束管理器是一个不小的壮举。完成所有的步骤2的时间。你准备好了吗?
图3。图片来源:作者——单片机设计使用某些字节通道路由的外层。间距比我想的更严格的但它工作。
2。扇出整个内存芯片(集)的处理器和内存部分。DDR设备打包慷慨的脚距。在许多情况下,你可以做一些有利于创造性的扇出的方向而不是均匀范宁从中心向外的设备。改善跨界车和长时间的连接在扇出阶段。每组的所有成员应该使用相同数量的通过。通过这样的疼痛信号完整性,他们同样需要共享。
3所示。得到了滤波电容终端和其他一切。连接限制权力和地面的最大关心短感应圈帽的权力和地面路径。充分利用好配电的设计实践。并没有那么多权力针所以好好照顾他们。
的终端电阻芯片的区域的边界。除了年底分流电阻,这项技术可能需要阻尼电阻串联在处理器和内存之间的界线。电阻包有四个或八个人电阻为这个应用程序很受欢迎。
电阻越来越常见,因为在死亡终止(ODT)集成终端到处理器。这是一个很好的发展。需要大量的49.9欧姆电阻所有这些终端。为什么不50欧姆?当你使用公差1%电阻、最近的值是49.9欧姆。电阻的值的一致性很好所以处理的价格1%的公差。
4所示。路线的所有连接保持各种各样的颜色在一起在同一层。第五步离开一些额外的空间。如果你有两个主要的路由层,那么目标将是路由偶数道一层和奇数位字节通道。这将会分发的别针和通过使用每一层。
这个想法是为了增加启动选项,你已经在扇出优化。回顾扇出在路由是一种常见的发生。有时位置也得到第二个想法。撇开auto-router示威,一个正确路由内存总线需要时间。length-matching工具是有用的,但是,结果会更紧凑的如果你自己开汽车的。
5。调整1字节车道一次——让最长的成员尽可能短。有尖角的指导意见,但没有其他的理由保持在45度角如果它帮助偷工减料。想象一下拉伸橡皮筋的所有路由的障碍。
可以做任何事通过查看拐点和移动通过或被动部分?如果它不再是最长的,缩短新最长的一个。你能做什么来缩短最长的组的成员是一件好事。
你有没有看过一个闪光灯的时间吗?它可以让人感到恶心。其余的信号同样的感受是路由闪光灯附近,所以让一些额外的距离DQ的痕迹,一切。从本质上说,他们是时钟网。
6。当你不能再缩短,延长时钟diff-pair直到足够长的时间,以满足规范,(不一定是只要最长的线。)密切相匹配的一对。越近的积极和消极方面diff-pair匹配,剩下的更多的容忍调整单端连接。
看起来更直观先调整时钟。问题是他们会太长和太短。你停在哪里?知道最长的帐篷杆的长度可以延伸时钟,直到他们太长但不要太短。你解决通过延长袖子太长时间错误的数据行。当所有这些满足时钟长度减去宽容,那么钟表将明确的长度匹配错误。
7所示。蜿蜒的短的规范内时钟/闪光灯宽容,不是必然的,只要最长或时钟。时钟/闪光灯的目标应该是中间立场。这可能是一个舒缓的或痛苦的一个过程。
蜿蜒应该最大化的使用空间。路线上一个沿着边缘跟踪之一,拥抱,跟踪并添加调优皱纹的方式保存路由区域的其他功能。这是别的东西要学。
8。突出巷符合时机的一个特殊的颜色,不要碰它,除非你不得不。有时,它的工作原理,有时另一车道需要多一点空间。咬紧牙关,使变化和确保集团仍在调整。继续下一个。
9。完成了调优?路线VREF和其他non-length-matched线。VREF需要粗线和一个气隙。这是一个合作伙伴的VTT使用铜的飞机。这是典型的埋葬高速连接的内部层板。让你的外层电压分布和各种各样的信号。内存芯片上的每个销在某种程度上可以被认为是至关重要的。
10。提交之前SI /π继续布局但是别管那个地区。将内存设备不做所有这些工作长度和阻抗匹配?但它可能会陷入困境时的循环冗余校验计算所有位发送和比较数量的位。
如果这些数字不匹配,这意味着一个数据包的数据下降和芯片说,“什么?“整个的指令集再次发送。结果是故障的数据流,可以使视频口吃。如果已经够糟糕了,程序甚至整个系统程序崩溃。然后你必须回到第一步;咖啡!