第6节- PCB设计:数字路由
这是第六个部分在返校系列PCB设计师和那些可能想知道更多关于它。
内容
数字路由
有路由，还有“路由”。在开始之前，有必要确定任何需要特殊处理的连接。正如我在关于扇出的章节中概述的那样，有一系列接口需要考虑。一组网可能有最大长度，并且在组内紧密匹配。
在此基础上，其他组也可以与该组匹配，但组之间允许有更多的倾斜。你会经常看到双倍数据速率(DDR)内存。地址总线和数据总线将被分解成字节通道，这些字节通道有八个单独的轨迹，并带有一个时钟或一个频闪对来设置目标长度。
图1。图片来源:作者-单端传输线使用紧密蛇形线同步激光雷达传感器
差分对-降低噪声的基础
让我们来分解这些组。最常见的情况是一组两个网，我们称之为差分对。当两行路由在一起而不是单行路由时，有点电子魔法会起作用。一条带着一串1和0的线，实际上只是在有电压和没有电压之间跳跃，在它的路径上会遇到其他的痕迹和形状。这些痕迹都想分享它们的噪声条件。
更多的暴露在更长的痕迹长度导致更多的串扰。较高的电压扩大了耦合效应的范围。当迹线到达目的地时，行程可能增加或减少了足够多的杂散电压，以至于接收端可能无法区分高状态和低状态。噪音超过了信号，接收器不得不说:“什么?”然后发送方再次发送消息。
偶尔发生这种事是可以接受的。通常会有几个时钟周期。如果这种情况发生得太频繁，整个系统就会崩溃。每丢失一个数据包都会增加误码率，系统只能容忍一定数量的故障。视频可能会卡顿，通话中断，程序崩溃，随后出现“蓝屏死机”。由于线路损耗和噪声，长高速连接最容易发生故障。
输入微分对:由于冗余，他们对周围的世界有了更多的免疫力。相同但相反的信号沿两条路径传播，接收机可以比较两个信号并滤除共同的噪声。剩下的是更好地表示原始位流。在更快、更长久的交流方面，两个人总比一个人好。
图2。在12层PCB上路由的差动对
请注意，在图2中，主要组件层在内部路由层上用青色、品红和橙色表示。红色走线是单端，在次要组件侧布线。微分迹线之间的间隙等于线宽的三倍。的FPGA(1)右侧为扇形，差分对相互聚集。有些针对是水平的，有些针对是垂直的，还有一些针对在正极和负极之间是对角线的。地面通孔(绿色)倾向于向成对的方向倾斜。
在QFP一侧，信号通孔紧密间隔，地面通孔放置在过渡附近。理想情况下，信号和地通孔的所有四体都是相同的。左下角的3p是一种妥协。在那一侧的一半，有两对共享三个地面通道;另一个妥协。
当有对称时，地过孔应靠近信号引脚。当它们不对称时，最好把地面上的通道隔开一点。水平布线的绝对数量促使决定将地面通孔与信号通孔平行放置。在实际的路由和调优过程中，需要进行妥协。
如果它们的长度紧密匹配，差分对的性能最好。我们使用我称之为“减速带”的方法，两条轨迹中的一条会产生一点慢跑，以补偿任何长度不匹配的情况。在大多数系统中，最重要的是总长度，而相位匹配的减速带可以在线路上的任何地方。
在某些情况下，两条线的转向会使波形不同步，从而引起问题。在这一点上，我们引入了一个减速带来相位调整对在每个角落。这被称为动态相位匹配。一个急转弯可能是一个失败，但我们的目标是让两个信号在整个飞行过程中并驾齐驾驾驾驾驾驾驾到。通过这种方式，任何冲刷布局的瞬态电压尖峰将同时击中两个迹线，允许接收器进行其抵消技巧。
想象一下照相机的界面，突然间，有一道闪光。相机模块通常位于距离中央处理器较远的位置，而它们非常接近闪光灯单元。闪光灯的电源不必紧挨着信号来增加瞬时的噪音震动。这些信号是差分路由的主要候选者。标准MIPI接口考虑到了这一点。
如果高速接口不使用差分信令，那么它的最大长度很可能在较短的一端。例如，我想到了一种使用eMMC架构的闪存。DDR存储器总线中单端连接的阻抗通常在40欧姆和50欧姆。
研究生区
一个印刷电路板作为一个低通滤波器，以同样的方式，一个长同轴也会衰减信号的高频成分。我在我的低音设备上使用LPF电路来减少琴弦的刺耳噪音。这是一件好事。当我们谈论高速数字交换时，挠痒痒的东西是重要的部分。调低高音就像放慢上升时间，增加误码率。眼图中的开口变小了。低损耗的材料给了信号更大的喘息空间。
一种被称为“集肤效应”的现象将信号的最高频率部分拉出到迹线的周界。这使得轨迹看起来更窄，就数据脉冲而言，电阻性更强。更宽的走线是有帮助的，但是为了保持阻抗要求，你在X和Z维度上使用了更多的空间。
模拟世界的一个老把戏是预先扭曲信号。你是否有过这样的经历:当你跟在车后，试图在后备箱打开的情况下听汽车音响?它会变得沉闷而不漂亮。你可以进去，把音调控制到像冰锥一样压在你的耳膜上。关上车门，回到后备箱，这听起来可能不完美，但它会更清晰，几乎再次变得美丽。
这就是预失真可以在传输线的驱动引脚一侧做的事情。当太多比特无法跨越信号发送端和接收端之间的界限时，固件中就会出现反馈循环。这种智能通信必须是任何高速比特流的一部分。额外的预强调将消耗更多的电力，所以我们能更好地路由这些痕迹，系统就会越高效。把那些眼图打开!
要成为高速和高频信号方面的专家，本章提供的内容远远不够。因此，我想推荐德州仪器等老牌电子公司的数据表和应用笔记。不仅仅是数据表，将它们视为PCB设计师感兴趣的主题的论文。
它们可能是特定处理器的应用说明，但指导方针是通用的。它们是用简单易懂的语言编写的，可以理解这些概念。他们的解释地面循环也许20年了，但行为和以前一样。我知道有些人不相信讲义和数据表。虽然没有什么是完美的，但它们也远非无用。
“从微型计算机发送到另一个芯片的每一个边缘转换都是电流脉冲。电流脉冲进入接收设备，通过该设备的接地引脚，然后通过接地走线返回到微型计算机的接地引脚(见图3)。脉冲不离开接收设备的接地引脚并返回到电池，而是以环路的方式传播到它的发源地。循环无处不在。任何噪声电压及其相关电流沿着最低阻抗的路径返回到产生噪声的地方。”
图3。典型PCB上的返回路径图
水晶环是一个值得注意的地方。我喜欢切断M-J与地平面其余部分的直接连接。在XO引脚附近通常有一两个接地引脚，可以用来将这些帽系回地面。如果不是，那么在水晶周围的护城河也起到同样的作用。
在减少噪声排放和提高噪声抗扰性方面是对称的。如果处理不当，这是双刃剑。随着数据速率的攀升，数字链路变得更像模拟链路。串行数据线将受益于模拟世界中使用的相同的噪声抑制技术。
(1) FPGA或现场可编程门阵列是一种可以在设备离开铸造厂后将逻辑分配到引脚的芯片。将其与ASIC或特定应用集成电路进行比较，其中所有内容都是硬连线的。FPGA通常比等效的ASIC更大，用于开发。ASIC通常是用于生产的后续芯片，但当开发成本和时间都很紧张时，fpga可以大规模使用。
相关文件:
- 降低EMI的PCB指南-德州仪器
- 高速电路板布局指南- Altera (Intel)
- 高速约束值和PCB布局方法-查尔斯Pfeil
- IPC专题文章-高速pcb设计
- 高速/高频应用用基材规范