PCB生产高速设计指南

关键的外卖

• 了解如何制作高速板以及随之而来的挑战。开云体育官方登录
• 为成功设置图层堆栈和布局。
• 路由的注意事项和要点，以减少噪音在你的高速板。

高速组件可能会导致您的电路板上的问题，如果没有解释

对更先进的电子设备的需求越来越大。从消费设备到航空航天领域，几乎每个行业都需要更快、更复杂的印刷电路板。为了满足这些设备的高级需求，需要具有紧凑和智能高速设计的电路。

设计人员在开发高速电路板时将面临新的设计挑战。我们将讨论高速PCB设计的细微差别，并深入研究各种方法，使您的电路板尽可能可靠和高效。

高速设计概述

首先，让我们定义高速设计的真正特征。在电路中，高速电路板上的信号以一种能使信号改变的速度变化信号的完整性可显著影响阻抗和其他板参数。

对于高速的射频信号，在大约50 MHz或以上时，完整性可能会受到影响(如果设计不正确)。一个很好的经验法则是，如果信号穿越路径长度所需的时间大于信号从高到低(或低→高)转换所需的时间，则该信号被归类为“高速”信号。

在设计时，如果不采取特定的预防措施，您将遇到许多挑战。我们讨论过的一个简单的选择在以前的文章中包括:

• 来自发射机、转换器、电源等的辐射EMI。
• 附近电路板或设备的电磁干扰吸收。
• 当差分对不匹配时，在较长的传输线中，或由于缺乏屏蔽而导致信号退化。
• 阻抗匹配不足，导致反射回源(而不是被传播)。
• 耦合两个导体靠得太近，会影响信号传播。
• 寄生电容如果不尽量减少，就会累积。
• 谐波失真导致频移，从而影响传输和接收系统。
• 共模噪声可由于端子之间的杂散电容而发生。
• 高压应用中的表面跟踪，其中电流路径通过退化的绝缘出现。

最好的高速PCB设计是那些在电路板的所有方面都有良好设计实践的设计:放置、间距、间隙、布线、接地、堆叠和材料选择。尽管高速设计有其独特的挑战，但良好设计的基础仍然源于标准PCB设计。换句话说，数字、模拟、电源和混合信号技术的基本PCB设计规则也将适用。这包括优先排序你的制造设计(DFM)规则。如果您的设计由于违反DFM规则而无法制作，那么向高速设计迈出的一步将是徒劳的。你需要更多的空间来放置高速走线或潜在的射频屏蔽，但这不应该导致忽略标准PCB设计规则并将东西挤在一起。

设置你的高速层堆叠

你的堆栈设置的方式可以保持你的信号可靠

PCB设计人员所做的许多设计选择都是为了保持良好的信号完整性。首先将层堆叠配置为支持高速、射频微带和带状线路由。

在规划堆叠时使用阻抗计算器，以便稍后设置固定的阻抗控制迹宽。为了进一步减少噪声并保持信号完整性，在信号返回路径的相邻层上设置一个参考平面，并尝试使用对称堆叠。

在开发设计时最重要的资源之一是PCB制造商。当开始一个新的董事会时，尽快与他们合作。这将有助于为您的高速设计做出最佳的材料和堆叠决定。具体来说，确保介电常数在高频下保持稳定，使用低剖面的铜，并选择屏蔽焊料以最大限度地降低损耗因子。

从原理图看高速电路的设计

有一个良好的文件原理图可以在设计你的高速板很长一段时间

有些人可能会说，在高速设计布局中，原理图是最不重要的元素，但事实并非如此。原理图是电路物理布局的关键图形表示。一个杂乱无序的示意图只会使布局过程更加困难，因为单个块的目的可能无法很好地沟通。特别是对于高速设计，意图是创造成功设计的关键。

使用尽可能多的表来展开电路，并确保组件的逻辑流是相通的。这将有助于以后布局物理设计。原理图的一个主要方面是使信号路径易于理解。添加尽可能多的信息，你认为是必要的，以帮助澄清板的布局提前。这可以包括以下任何一个:

• 关键部件的位置(居中，靠近板边等)
• 特定组件的保留区域
• 差分对的路由信息
• 路由信息(对迹线长度、匹配长度、拓扑和控制阻抗线的约束)

摆板

对于相对较慢信号的PCB设计，可以对组件的铺设方式更宽容一些。在当今的高速设计中，情况并非如此——在高速设计中，路由和布局在保持信号完整性和性能方面极其重要。与往常一样，高速设计的组件布局应遵循基本的PCB布局实践和设计规则，牢记为制造而设计(DFM)和为测试而设计(DFT)。

与数字电路相比，模拟电路存在于连续的电压范围内因此要求更精确的控制和稳定性在操作期间。这使得模拟电路明显更容易受到前面提到的许多挑战的影响。因此，一定要做到独立的模拟和数字电路防止信号相互影响。考虑按功能对组件进行分组，最终有助于保持路由的简短和直接。将噪声最大的组件(如adc)放在电路板的中央。对于快速开关的电路板，请确保使用良好的滤波技术以减少EMI的产生。

许多组件需要在特定部件之间非常紧密地放置，以最小化高速信号需要传播的距离。这就是有一个好的原理图设计将真正有帮助的地方-最关键的网络，如原理图上所标记的，应该有最直接的连接。

确保你已经分配了适当的房间调优测量的迹线长度到正确的值。请务必将组件按照信号类型进行分组，并隔离天线等辐射元件。

此外，当高速线路有很多传输活动并且彼此靠近时，这可能导致电感和电容耦合，也称为串扰。串扰也可能发生，这取决于路由(将在下一节讨论)，也可能发生在组件之间没有足够的空间的情况下。一定要把你的组件放在这样一种方式，信号轨迹不会交叉分裂平面一旦你路由。在这些更高的切换速度下，热问题可能更加普遍，因此，您的高速设计可能会你的组件需要更多的冷却它们很热。

对于手机或其他物联网设备等消费类设备，尺寸在设计中扮演着重要的因素。对于这些具有高速电路的较小尺寸的电路板，您需要提前计划，以确保您有所需的空间。因此，除了在组件之间增加额外的间距以最小化串扰外，还应考虑提前计算所需的迹线宽度。

电源及接地布置图

电源和地面信号的布局方式也是可靠的高速设计的关键。一些组件需要靠近它们的专用电源或接地平面，以便与其他敏感的高速路由隔离。

确保将旁路电容器放置在主要功耗ic的每个电源引脚附近，使它们尽可能靠近，以减少地反弹或功率峰值的影响。另一个主要问题是确保高速传输线不会穿过你的电源和地平面分叉。轨迹需要一个连续的平面良好的返回路径毕竟。

路由

路由可以是设计的最后一步，也可以在放置组件时完成

一般来说，许多高速设计路由将类似于您一直所做的。然而，跟踪需求将更加严格。为了达到阻抗目的，一些线路有最小长度要求，而其他线路有最大要求，有些可能需要匹配其他线路。

在不同的层上路由不同的信号类型，以便最大限度地提高不同迹线之间的间距。同时，保持组件之间的跟踪长度尽可能短。保持您的电源和地面返回路径清楚的分裂，可能中断信号返回，并确保差分对在其容忍范围内。

导致大数据和内存总线的迹线长度需要在长度上相等，这可能需要延长一些特定的迹线。在跟随时，保持微分轨迹之间的相等间距爬电和间隙标准．

高速传输线上的长轨迹可以作为天线，可以辐射电磁干扰。你的工作频率越高，EMI辐射的可能性就越高，所以让这些痕迹尽可能短，并远离其他痕迹。这是一个很好的做法，以确保有一个足够的地面平面在他们的返回路径。

要使信号以最小的失真通过迹线，请确保它没有失真阻抗变化．迹线阻抗可以受宽度、通过通孔或在路由中是否有存根的影响。要减少串扰，请尽量减少与另一条线平行的运行长度显著的迹线。在具有重复时钟信号的设备附近放置高速走线也会导致干扰，因此请确保提供足够的间距。

考虑使用PCB编辑器的高级工具，例如设置迹线长度和迹线长度匹配，以协调信号的计时。使用专门用于差分对的路由特性将差分对的两个网络紧密地路由在一起是有用的。当跟踪需要更长的长度时，您还可以使用跟踪调优特性来创建蛇形风格的路由以达到目标长度。

依靠PCB设计工具的支持

对于任何设计人员来说，设计具有高速性能的pcb都是一项挑战，特别是考虑到各种路由要求、组件间距等。这正是高级PCB编辑软件可以帮助您的地方。设计规则检查(drc)在跟踪所有这些变量方面非常有用。

OrCAD PCB设计能够精确地帮助您进行具有不同路由特性、设计规则和约束系统的高速设计。您可以在布局之前使用仿真和分析工具对电路建模，然后再对其进行分析以提高性能。您将能够轻松地路由差分对、匹配跟踪长度、开发高速拓扑和信号路径。您将能够确保所有违反规则的情况都已清除，并且您的电路板符合制造商的DFM能力。您可以利用其他模拟来测试电路板的PDN、热剖面等。