第7节- PCB设计:理解/优先级总线
这是第七次部分在返校系列PCB设计师和那些可能想知道更多关于它。
内容
理解并确定总线的优先级
内存(参见第8节)作为PCIe、SATA、USB.3和以太网接口可能对布局最敏感。(1)组织扇出孔，使流道不相互交叉。如果必须有扭曲的连接，在放置过程中尽量减少它们，甚至可以追溯到原理图捕获。
它可能使用pin交换在一个FPGA清除路由通道的设备。巴士应给予额外的照顾开始理想的组件位置。始终考虑扇出阶段和在引脚重新分配期间布线后的任何微调。
关于间距的经验法则是使用电介质厚度的三倍作为迹线到迹线的气隙。我也见过它用线宽乘以3来表示，但在大多数情况下，重要的是z堆栈数。耦合与间距的关系是非线性的。将空间减半将使耦合量平方，所以无论是增加还是减少空间，一点点都有很长的路要走。
图1。嵌套式蛇形将使用更少的角，而不是将每个痕迹折叠成手风琴。
更极端的隔离是在巴士周围甚至是在巴士内的两人之间系上防护带。防护带是地面网中的一种痕迹，它用过孔的尖桩栅栏固定在任何相关的参考平面上。这个想法是在信号周围制造一层“全金属外壳”。通孔的理想间距是信号上升时间和隔离要求的函数。
我们在图2(见下文)中看到的是一个内层，用于路由四个用作相机模块接口的MIPI总线。每个总线由四个数据对和一个时钟对组成。时钟用黄色突出显示。总线上的每一对都紧密匹配，因此互补的P/N线长度相同。这是差分路由的基础。
一旦实现了这一点，就会添加弯曲，以便四个数据对与时钟对同步。然后将四个相机模块分为左右两组，进行最终的长度对齐。每个跟踪都是三个级联匹配组的成员。从公差最小的地方开始，一直到在长度匹配方面纬度最大的地方。
图2。内层路由的差分对。
就全金属护套而言，它丢失在图2的右下角，因为我必须避免在一个大电感器下布线。当涉及到磁性时，铜平面的薄片不包含EMI场。在同一总线的成员之间没有保护带比在电感器或变压器下面布线更可取。
您可能会注意到四条单端的线也是黄色的。它们也是用于不同目的的时钟。同样，隔离他们是在尽最大努力的基础上完成的。妥协必须考虑，因为他们的路线下经过的权力部分，一个迷路的通过可能会导致噪音问题。在现实世界中进行PCB设计经常涉及到以危害最小的方式管理风险．一如既往，这项工作是一个涉及空间和时间的四维谜题。
像I2C、I2S和JTAG这样的低速接口可以被给予不太理想的空间。这意味着它们可以容忍在路由层上面有一个接地平面，在路由层下面有一个电源平面。最好是电源平面与提供驱动总线电压的电源平面相同。即使使用低速连接，也最好不要跳过不同的电源平面。
当单板上没有高速接口时，下层变为上层。主板可以优先处理I2C，而子卡则把I2C当作主事件处理。在这种情况下，它是最重要的一组连接。总会有一个层次结构，通常会有一层板最适合路由。相应地调整你的努力。
pcb上常见的总线类型
- PCIe -外围组件互连快速:该协议有多种类型，有1到16组TX/RX对。数据速率将取决于正在连接的内容。P和N迹线之间的相位匹配是疯狂的。
图3，图片来源:英特尔- PCIe是为数不多的在连接方面有一定纬度的接口之一。如果镜像或旋转组件不能解决问题，那么极性反转和车道反转是有效的选择。 - MIPI -移动工业处理器接口:老实说，我唯一看到这个接口的地方是SoC和摄像头模块之间。Hololens AR和Pixel手机是罪魁祸首。同样，长度匹配将您置于微米网格中，以清除违反设计规则的情况。
- USB 3.0 -通用串行总线第3代引入了“超速度”的设计词汇。这是一种与外部世界的流行联系，但也可能在董事会的范围内实现。
- 以太网——它已经存在了很长一段时间，并经历了几次改进。MII代表媒体独立接口。千兆以太网使用GMII和最近的减少千兆媒体独立接口。他们并没有降低速度，只是降低了相同或更大带宽下的电线数量。一旦数据被序列化，它也会变得有差异。当涉及到在跟踪长度中拨号时，以太网从“不那么糟糕”变成了“非常糟糕”。
- SATA -串行先进技术附件:这已经带来了麻烦，不是吗?在辉煌的时代或并行连接，处理器与硬盘驱动器通过一个40针连接器。将流压缩到15针连接器，并不断提高速度限制，使这成为一个有趣的连接。进一步提高标准，我们有SATAe把数据放到特快列车上。请看第一条，这意味着什么。SATAe进入PCIe领域。
- HDMI -高清多媒体接口:从VHS磁带到DVD磁盘的飞跃是数据流的一个量子飞跃。我们在谷歌的时候断了线，他们让我使用Chromecast版本1。问题在于我们是否可以通过射频屏蔽中的一个槽将路由保持在顶部，还是将痕迹埋藏起来，并承受使用通孔在下面隧道的后果。对EMI的担忧最终战胜了我们，我们埋葬了这些痕迹。
- SDIO -安全数字输入输出:这是高通通过骁龙系列设备与外界交流的方式。它只有四根线，分为TX和RX对，但我们对路由非常挑剔，对的正负侧之间的最大偏差为25微米。
- LVDS—低电压差分信号:有多种用途的通用术语，低电压表示PCB的介电材料应该是低损耗/高速的变体。如果不是，那么最好保持相对短的线条。对于上面列出的任何接口，这都是一个安全的声明。
有许多不那么关键的接口，其中每个通过的惩罚不那么严重。当你看到低分辨率视频、高清音频、上面提到的I2C或SPI、CANBUS、UART或GPIO等功能时，信号完整性就不那么重要了，但如果这些功能突然出现在电路板的主要功能中，请谨慎对待它们。
研究生区
就像存在一个最佳层一样，可能存在一个粗略层，其中路由受到一个参考层上众多分割平面的挑战。也许，这一层上的通道存根有问题高速路由．这一层对于逃离困难的部分仍然有用。路由短段，刚好在更好的层上找到日光，将在簇之间留下局部痕迹簇。
层也可以指定为动力飞机或者是紧急情况下的最后一招。将紧急情况定义为在第11个小时增设东海岸到西海岸的安全网。将第一次修订与路由稀疏的一层放在一起，将为成功的第二次修订做好准备。有改进的空间总是一件好事。
一般来说，每条总线都有自己的一组约束。有些比其他的更紧。当长度匹配公差很小时，这是总线也容易受到干扰的好迹象。
相关文档
- 利用高速技术的电子封装设计导则