第5节- PCB设计:扇出研究

这是第五次部分在返校系列PCB设计师和那些可能想知道更多关于它。

内容

展开研究
小型化对PCB设计的影响
塑造权力平面
研究生区

展开研究

确定层数和通孔结构是扇出研究的主要目标。同样的设备，在地板规划研究的根源，很可能是一个驱动层数和整体板建设。这些最坏情况的几何组件有时是驱动其他标准(包括PCB价格和交货时间)的唯一设备。在解决了这个痛点之后，剩下的布局就相对容易了。

简单的就是陷阱!记住单词，“扇出去”，并相应地添加via。一个精心设计的扇出会让每个信号都通过地平面在它自己的铜空洞中传递。当两个通孔共用通过铜平面的同一个孔时，可能存在磁耦合，影响电路的完整性。细间距连接器和四组连接器需要一些喘息空间，因为过孔将比引脚大。在放置过程中做好计划。

图1。从连接器向外扇形散开的隔离差动对。

高速差分对喜欢在内层布线以减少光谱发射。地面上大量的铜进一步隔离了每一对。请注意，信号通孔是相互聚集的，因为这是连接器的引脚间距所允许的。其他信号和电源/地连接遵循一个更熟悉的BGA扇出。

蓝色显示的顶层用于通过在主组件层上路由来减少通道计数。这为第二行打开了通道，直到所有高速差分对在第3层上启动(用青色显示)。此外，第三行和所有后续行向上扇形散开，为差分对提供更多空间。

“扇形向上”的例外是地面过孔。它们不仅向下扇形，而且第二排的一些地引脚也有两个地通孔，这样每个高速信号引脚附近都有一个地通孔。外排的接地销呈扇形向下，而不是呈一定角度。这允许在不使用通孔的情况下访问连接器内部的引脚。

小型化对PCB设计的影响

更小的组件是永不停息的趋势。组件封装设计的主要目标是将芯片的连接分散到更合理的间距。一代又一代，音高降低，而针数增加。这种情况一直持续到芯片规模封装(CSP)已经成为一种常规技术。

CSP是由硅与封装的比例定义的。一开始，比例设置为1.2:1，整个包装只是名义上比模具本身大。这些包装尺寸仍然存在，而骰子已经通过进一步的收缩节点下降到个位数纳米尺度的单个特征。

芯片级封装，根据定义，高密度互连其中微孔是主要的层间导管。容纳芯片的两层基板可以快速设计和制造。生成的组件包很小。这对市场营销来说很好，但当你试图设计一个强大的PCB时就不太好了。

图2。电容器也在萎缩。0201包很常见，01005包已经出现了将近10年。介绍008005作为下一个小东西。也就是10密耳长5密耳

PCB设计人员最终将负责传统上由基板处理的工作。被称为倒装芯片的硅模类型将连接到基板上，连接将通过一个通孔传递到SMD衬垫上。

倒装芯片的替代方法是将铜段附在模具的底部。所述固体金属底座在衬底的空腔内回流。然后，使用线键将芯片的向上引脚连接到基板上。在这种情况下，针距的唯一膨胀将来自钢丝键合笼。

即使芯片供应商使用中间插入器来展开倒装芯片的引脚，结果可能需要高密度互连来扇出。HDI是一个昂贵且耗时的过程。(1)一块板可以有20个器件，其中只有一个器件的倾角太细，无法用镀过孔过孔完成。

“…热门的新技术是用铜柱代替焊料球。

芯片制造商继续挑战HDI技术的极限。前沿球栅阵列(BGA)封装的间距为350微米;中心到中心的距离不是14密耳。在这个速度下，焊盘将被定义为阻焊。金属垫的尺寸由最小的经晶圆厂所能生产。

晶圆厂必须在这方面做得更好。进一步缩小封装，热门的新技术是用铜柱代替标准倒装芯片上的焊锡球。通道板是所有这些技术的基础。图2中淡蓝色的部分基本保持不变，尽管引脚缩小了。

图3。似乎每当行业转向下一个更小的节点时，PCB设计和制造人员就有了解决技术挑战的负担。

根据杜邦公司的说法，这种成熟的技术可以使基材包装减少多达300%。当针距降到135微米时，你会怎么做?这太荒谬了。与此同时，村田公司正在使01005尺寸的芯片帽与他们的008004封装看起来巨大。

更有可能的是，一个设备将驱动额外的分层循环，以增加微通孔的数量，而其余的可以以较低的成本完成。每增加一层微通孔，成本就增加一个可测量的百分比。我之所以强调这一点，是因为我们用金钱来记分，而PCB可能是材料成本清单的重要组成部分。

这些成本驱动组件通常是球栅阵列(BGA)包。QFN封装可以具有相同的0.5 mm或0.4 mm引脚间距，并且不需要HDI堆叠。与利益相关者(包括管理层和采购部)进行一点沟通可能足以改变价值主张。至少，这能让他们知道你的想法是正确的。如果你有时间做一些搜索，看看是否有一个可行的替代品，那就更好了。

图4。图片来源:作者- QFN和QFP包的一些例子。在这个六层HDI堆栈中，主要组件层也是水平路由层。

扇出式研究并不要求将每个组件都立即放在板上。具有挑战性的设备可以单独完成。由于这些迹线不会从组成芯片的组件群中走出来，因此可以轻松地移动整个芯片。

我发现一个成功的方法是把每一页放在它自己的场外区域。当每一页完成时，在零件周围画一个矩形，并在它们上标上每页通常提供的原理图页码和电路描述。在原理图中按照组件的组织方式来呈现它们并不需要太多的工作。当线路被确定时，楼层规划对那些参与的人来说更容易。

使用文本大小，即使整个电路板空间都在屏幕上，仍然可见;我用几句话做个简短的描述。将所有这些芯片组织到最佳位置，可以让您以更高的信心探索每个功能之间的联系。优先考虑匹配组的长度和任何受控阻抗网。

塑造权力平面

电力分配从楼层规划开始，并在扇出研究中得到验证。可能需要一些迭代才能找到最有利的功率计划。在过程中让事情变得更好是PCB设计的核心部分。这就是为什么我们想在把所有东西放在一起之前做一个扇形研究。

对各种电压域进行着色非常重要，因为您希望保持电源平面整洁。如果你有一个幂次树，那么分配有意义的颜色是一个好主意。用深紫色一直到粉色的色调来显示相对的功率要求是我的最爱。如果你碰巧也有各种各样的地面领域，尝试绿色的阴影更干净的地面和棕色当它涉及脏的数字东西。根据返回路径对组件集群进行排序与保持相同的电压一样重要。

一般来说，高电压在间距方面需要格外注意。安培和毫安是影响痕迹或形状宽度的因素。目前在狭窄区域的产能可以通过垂直提升来提高。在额外的一层或多层上使用另一种形状，直到铜的总重量足以控制温升。确保在源和负载处用多个过孔将形状绑在一起。

电源管理集成电路(PMIC)的所有输出管脚的边缘都有一个集中的电流。当涉及到噪声时，输出引脚和电感器之间的区域尤其成问题。电感器的大小与引脚的间距相比，创造了一种情况，当它们从引脚展开时，中间的形状看起来像扇子。