长度匹配的路由PCB公交车——两种方法

印刷电路板是随着时间的推移变得更加复杂。持续发展,高速接口变得更加普遍。无论是作为PCIe、以太网、USB或内存,时钟网扩散。这些时钟网知心伴侣,想撞到接收机与时钟的滴答声。

“记住,45度角是不错,但没有必要,只要你避免锐角的路由”

一群痕迹的关键参数包括目标或最大长度。少即是多。其他大多数董事会将开关信号的时候。与此同时,时钟开关。时钟使用相同的电压的不断“10101010101…”创造了更多的能量场看似随机序列的1和0。这些不断变化的反应领域的时钟网是我们要保护的原因,给它空间做自己的事情。

较短的痕迹等于降低电磁排放

绕回少,较短的时钟有相对较低的排放,减少损耗。这产生的概念使用可用的长度匹配的宽容来减少时钟的长度。这一切都开始于发现的最长的成员组。看那个网,看看是否有任何额外的或弯曲的地方可以缩短。

图1所示。图片来源:作者——单端使用2的12层128道;我最喜欢的一个路由任务。由于位置,有很多充满diff-pairs调优与两层。

记住,45度角是不错,但没有必要,只要你避免锐角的路由。拉伸痕迹像橡皮筋的障碍,直到尽可能短。理想情况下,它落在了第二位或进一步排序的列表的长度。

现在,有什么方法可以使一个第二长的短使用相同的过程吗?保持与重点按摩痕迹缩短最长的。一旦再优化痕迹,时钟可以找到的理想长度减去宽容的时间预算的长度最长的连接。

例如:最长的跟踪组是18.5毫米和length-matching要求是所有痕迹都等于时钟+ / - 0.5毫米。表明一个时钟18毫米的长度。为什么我们不匹配所有的长度?超出规范的一件事。

另一件事是,它将迫使自然更短的成长痕迹完整的18.5毫米,而不是蜿蜒,它接近时钟的18毫米- 0.5毫米宽容在这个例子。全方位的跟踪与时钟横跨18.5到17.5毫米的差别。这时钟所发现的理想长度减去公差(或大部分)从最长的一切都是优化跟踪一次。需要注意的是,任何编辑的时钟或公差带的边缘上的痕迹可能会打乱了时间预算。

图1所示。图片来源:作者——某些情况下呼吁这样的触感的路由DDR3实现单片机的固定主要匹配内存芯片。

有利的一面是,这使用了最少的铜,每段是一个潜在的排放问题。这个模板可以使用最少的房地产。发生的折叠痕迹的方式占用整个迷宫的空格。一旦满足时间预算痕迹,不难找到一个方法来添加一个皱纹,拿走一个相同的跟踪。的皱纹消失成为未来空间跟踪的许多新轮廓。看起来乏味但它是我最喜欢的PCB设计的任务之一,因为它奖励创造性和持久性。

组中的每一个跟踪匹配尽可能

有些时候的长度公差太小,使这些成果无关紧要。一个例子是EMMC电线的总数是6和五相匹配。他们是很好匹配,其中的一个节日,我希望每一个跟踪非常严格的限制。

图2。图片来源:作者——另一种触感的方法由系列元素层PCB路由解决方案。

让每一个跟踪相同的长度最长的这出闹剧自然跟踪事件。放置成为关键因素,连接有一个类似的路径。信号完整性的人一般更喜欢这类关键痕迹所有可用的宽容意味着你有零个或几乎零松弛匹配规则。称之为风险厌恶但有时你只有一次机会为客户。

飞行时间而不是长度的痕迹

一直以来,这个讨论是痕迹的长度。按绝对值计算,我们真正讨论的是传播延迟。延迟不是以毫米;以毫秒为单位。当公差非常薄,我们想占物理痕迹在外层让数据流动速度比内部层上的痕迹。

计算“飞行时间”包括考虑拓扑。我们通常喜欢路由继续内部层,以减少电磁干扰,即使外层更快的传播延迟。这是稍微复杂不仅仅是测量跟踪长度。限制暴露痕迹扇出区域是一个简单的方法来管理差距。