嵌入式电容材料特性
我们经常说,在高速设计,分离是主要的成分,确保权力的完整性。虽然这是真实的,它可以让设计师桩数以百计的离散电容器在非常小的包装,以减少生产阻抗。最终你将耗尽的有用空间电容器、集成电路和电容器之间的联系和你将创造新的电源完整性问题。
为了克服这些问题,有一种类型的材料设计师可以合并到一个PCB分层盘旋飞行。这是一个专业材料称为嵌入式电容材料,有时被称为一个ECM。而嵌入式电容材料将不会解决你所有的电源完整性问题的灵丹妙药,它将提供一些重要的功能在某些系统平面高去耦电容和电容是必需的。
嵌入式电容材料概述
嵌入式电容材料将出现在PCB层堆栈和它应放置在主电源平面和其相邻的地平面。当我们提到嵌入式电容材料,我们不是指嵌入离散电容器。虽然可以肯定轧机渠道嵌入式分立器件,嵌入式电容材料起到完全不同的作用有关电源完整性。
用嵌入式电容材料层分层盘旋飞行。ECM层很薄,而另一层可以从现成的标准厚度和Dk值选择材料。
下图显示了一个典型的位置嵌入式电容材料可能被放置在PCB分层盘旋飞行。在这个例子中,压水式反应堆层可以分成多个rails,或者它可能是一个大铁路。
所有嵌入式电容材料有一些共同特征:
- 材料很薄
- 他们往往有较高的损耗角正切
- 如果需要的话他们可以有很高的介电常数
下表说明了一些重要的嵌入式电容材料的材料特性。此列表不是详尽的,它只说明了一些可能的值,可以在商用产品。比较值FR4-grade分层也包括在此表中。
介电常数和损耗角正切 |
Dk = 3 - 11所示 损耗角正切- 0.02附近1 MHz |
厚度值 |
小于100微米 |
CTE和Tg值 |
ppm / ~ 20至40°C X和Y,大约180°C |
击穿电压 |
3000 V到5000 V |
高介电常数=高电容
为什么嵌入式电容材料在上述位置工作吗?这样做的原因很简单:一层很薄的绝缘子具有高介电常数将电容密度高,因此能量密度高。这些材料的平面电容密度可以2 - 3数量级大于标准厚度PCB平面电容。这使得嵌入式电容材料理想的解耦GHz的频率范围,这正是on-die电容可能不足,并开始影响功率输出。
高损耗角正切=低脉动
这些材料的损耗角正切100 MHz附近1 GHz提供阻尼的电磁波每当芯片生产的PCB。这就是为什么,如果你看一个平面的阻抗与频率两场解算器,飞机将无法表现出共振特征当只使用去耦电容。换句话说,只有
当不使用嵌入式电容材料
从上面的讨论,似乎像嵌入式电容材料正是设计师需要确保权力的完整性。所以这个想法分解,为什么会是这样呢?有一些领域嵌入式电容材料不应使用,或他们提供没有优势:
- 作为支持介质路由输电线路
- 作为支持介质mmWave互联
- 非常大的董事会已经提供了很多平面电容
- 董事会与解耦电容已经够多的了,包括on-die电容
在第一个2分,不应使用这些材料,因为他们的损失切线FR4很相似,但在较低的频率值。这有损属性是什么使这些材料用于电源完整性,即使有足够的去耦电容。因此,他们开始潮湿的信号传播截止频率较低,可以减少信号电平过度如果核心电压很低和/或路由通道很长。
在过去的两个点,成本和性能的问题。在这两种情况下,董事会可能已经有大量的电容与一个标准层,所以没有理由花钱在额外的电容。这是特别的情况下扩大高容量;每一点可以删除不必要的成本应该考虑,你可能会发现你不需要嵌入式电容材料。
高速PCB设计专业人士相信布局和路由功能快板PCB设计者帮助他们建立先进的数字系统。快板是业界最好的PCB设计和分析软件从节奏,提供一系列产品设计特征与一套完整的管理和版本控制功能。快速的用户可以访问一组完整的原理图捕获功能,混合信号在PSpice软件仿真,和强大的CAD功能,等等。