跳转到主要内容

LVDS信号Crashcourse

关键的外卖

  • 高速LVDS是一种广泛使用的标准,低功耗,低噪声微分信号。用于应用程序如高速视频、图形、数据传输和计算机的公交车。

  • LVDS设有低电压摆幅,从250 mV - 450 mV,允许更快的上升和下降时间和更高的操作频率比其他技术。

  • LVDS提供低功耗等优点,最小噪声耦合,低EMI排放,和优越的切换功能

LVDS信号,也称为TIA / eia - 644,是一个广泛使用的标准的高速、低功耗、低噪声微分信号。LVDS信号用于申请高速视频,图像,数据传输从摄像机,通用计算机的公交车。其优点包括低功耗、最小噪声耦合,低EMI排放,和优越的切换能力比其他标准。此外,LVDS是高度可靠和高效的传输高速数字信号的同时保持信号完整性。阅读在我们讨论LVDS信号,其功能,电压水平和swing的重要方面。

如下所示,一个基本的LVDS电路信号可以由一个差分放大器的输出节点电压输出连接到一个接收器与低值电阻。

LVDS信号,也被称为TIA / eia - 644,是一个广泛使用的标准高速,低功耗,低噪声信号差。LVDS信号用于申请高速视频,图像,数据传输从摄像机,通用计算机的公交车。

其优点包括低功耗、最小噪声耦合,低EMI排放,和优越的切换能力比其他标准。此外,LVDS传输高度可靠和有效的高速数字信号在保持信号完整性。阅读在我们讨论LVDS信号,其功能,电压水平和swing的重要方面。

典型的LVDS实现电压水平

价值

电压水平(V)

权力VDD

+ 2.4 ~ 3.3 v

输入高阈值(VTH)

VCMO+ 100 mv

共模抵消VCMO

1.2 V

输入低阈值(VTL)

VCMO- 100号

地面V党卫军

0 v

输入阈值的最小差分电压(正面或负面)接收机的输入,导致高或低逻辑接收机的输出。

LVDS信号结构和功能

LVDS雇佣了微分信号,信息传播之间的电压差一对电线,在接收机相比。发射机提供一个恒定电流,通常3.5 mA,方向确定数字逻辑水平。当前通过终端电阻(通常在100 - 120欧姆)电缆的阻抗匹配,导致大约350 mV的电压差。

这种低差动电压约350 mV是另一个值得注意的LVDS信号的特征。这种低电压水平有助于LVDS的功率效率,因为它消耗功率显著低于其他信号技术。例如,在2.5 V电源电压,驱动电流3.5 mA结果大约8.75兆瓦的电力消耗。相比之下,一个rs - 422信号会在负载电阻消散大约90兆瓦。出于这个原因,LVDS的低功耗节能应用程序让它成为一个有吸引力的选择。

紧密耦合的电线,LVDS最小化取消电磁噪声产生的电磁场由相反的电流。此外,紧密耦合减少对共模噪声干扰,任何噪音影响两个电线同样,但LVDS接收器的差分电压感觉到仍不受影响。

LVDS电压水平

LVDS的的一个关键方面是它的电压水平,发挥着至关重要的作用在它的性能和各种集成电路兼容。在典型的LVDS实现,共模电压代表的平均电压两个电线,大约是1.2 V。这个低模电压允许LVDS使用广泛的集成电路工作在较低的电源电压为2.5 V或更低。

sub-LVDS就是这样一个例子,诺基亚在2004年引入的,在一个典型的共模电压为0.9 V。另一个变化是可伸缩的低电压信号400 mV (slvs - 400),这使得LVDS操作电源低至800 mV,共模电压的大约400 mV。这些变化迎合特定需求和LVDS应用提供进一步的多功能性。

额外的LVDS变化

多点LVDS是另一个扩展原始LVDS的标准和地址需要驱动多个接收器使用单一传感器的多点拓扑。来满足这种需求,总线LVDS(大街)开发的第一个变化LVDS专门为驱动多个LVDS接收器。大街使数字信号的有效传输到多个接收者,扩大LVDS技术的可能性和应用程序。

LVDS电压

共模电压

描述

典型的LVDS

~ 1.2 V

LVDS使用ICs降至2.5 V和更低的电源电压。

Sub-LVDS

~ 0.9 V

诺基亚在2004年引入的,运营模电压约为0.9伏。

slvs - 400

~ 400 mV

使LVDS操作电源低至800 mV,共模电压~ 400 mV。

额外的LVDS变化

多点LVDS

扩展开多个接收器和一个发射器在多点拓扑。

总线LVDS(大街)

设计用于驱动多个有效LVDS接收器。

LVDS电压摆幅

的一个关键因素的LVDS信号的有效性是独一无二的,相对较小的电压摆幅。

具体来说,LVDS利用低压摇摆的方法,利用微分恒流源方案。这个计划允许LVDS实现最大数据速率与理论价值高达655 Mbps,达到1.923 Gbps。使用的典型电流3.5 mA,标准的LVDS设置特性电压摆幅从250 mV至少到450 mV最大,典型值为350 mV。

相对较低的电压摆幅的LVDS带来几个优点。首先,它需要更少的时间上升和下降,使操作频率高于传统CMOS和TTL技术与杀率相同。

与单端系统参考信号地面,LVDS的差动传动方案拒绝共模噪音,提供一个健壮的和可靠的数据传输解决方案。

在设计电路涉及LVDS信号,是至关重要的系统设计者可以确保最优性能通过遵循良好的设计实践。这包括路由的微分信号在近距离控制阻抗的痕迹或电缆,减少潜在的噪音干扰。

希望在你的设计利用LVDS吗?快板包装设计师+是完美的工具来优化和简化你的设计。以其先进的特性和功能,您可以轻松地创建和优化LVDS电路,确保信号完整性和性能。今天体验无缝集成和高效的设计流程!

大型电子产品提供商依赖节奏产品优化能力,空间,能源需求为广泛的市场应用。了解更多关于我们的创新的解决方案,跟我们的专家团队订阅我们的YouTube频道

Baidu
map