跳转到主要内容

CMOS功率放大器设计教程

关键的外卖

  • 串联和并联放大器网络之间的区别。

  • 常见拓扑的列表,当电路需要决定他们的用法。

  • 串联和并联的直接比较放大器网络特征揭示了相对的优势和劣势。

- 92包在磁带上

该CMOS功率放大器的核心设计教程:晶体管网络串联和并联配置。

现代电子产品依赖放大器网络来提高电压,电流,或电力信号为进一步使用明显的水平。而不是使用高电压或电流信号直接从源可能影响设备参数(主要是当导体特性变得非常小),信号放大器允许创建新的水平。虽然许多放大器存在,功率放大器身体是最苛刻的,因为他们通常代表最后放大阶段之前输出。放大器可以从离散的组件构建,但小的外形因素可能需要一个集成的方法。这种CMOS功率放大器设计教程将让产品开发人员了解不同的拓扑和注意事项的最优结果。

类功率放大器的比较

优势

缺点

——单一设备上运作,完整的传导

简单的电路,小布局没有热身的时间交叉失真

由于连续导电极电源效率低下寿命有限的适用性差

B -两个设备开关传导信号周期的每180°

大大提高了电源效率在一个类

无法在设备之间切换瞬间引起交叉失真

AB - A和B类之间的妥协,降低功率效率增加每个设备的传导周期

大大减少了交叉失真缩减传导死区可以进一步改进的负反馈循环

功率效率比B类,已经有点低效的类

C -单一设备进行信号周期的不到50%的时期

载波频率的调谐时,共振足够不失真功率效率

操作只在一个单一的频率,功率效率迅速下降远离这个值

D -增加脉冲宽度调制(PWM)更优的传导周期

极高的效率因为晶体管开关的操作,不需要一个数模转换器(DAC)

相对较少,如果任何

叉子在CMOS功率放大器设计教程:串联和并联

小型化CMOS集成功率放大器有许多明显的好处和成本,但从分立元件设计存在困难。CMOS射频放大密切联系为无线应用程序和高速设计的本质导致重大损失的操作在一个可接受的功率输出。最初,高速设计导致效率水平,今天将是站不住脚的。低损耗阻抗变换网络使用芯片外组件出现缓解效率低下,但这个解决方案缺乏可伸缩性、成形性能和成本瓶颈。

互补金属氧化物半导体放大器设计的核心是实现与小电压足够高输出功率。这样做需要个人互补金属氧化物半导体晶体管的组合形成一个功率放大网络。两个主要方法是可用的:

  • 系列网络堆栈多个晶体管和操作它们高于推荐电压水平击穿电压(短)。
  • 平行网络合并多个晶体管的输出以满足电力的目标。

有许多不同的安排两个放大器设计的风格。

系列

  • 共源共栅-这个配置利用一对放大器:一个共同的源和一个共同的门。信号输入驱动同源性疾病放大器,而common-gate放大器是交流接地。共源共栅大大增加输出电阻,降低电容反馈而利用晶体管击穿电压特性。自成立推荐电压水平主要是drain-to-source结,操作的晶体管网络常见的门和同源性疾病之间的股票更高的电压水平没有降低晶体管的性能和使用寿命。有缺点,特别是更多的压力比同源性疾病放在common-gate晶体管晶体管,前者作为一个次优的开关功能,减少功率效率。不过,小心网络设计大大提高功率效率,尽管这些损失。
  • 图腾柱,图腾柱或beanstalk放大器降低电压摆幅盖茨经历与电压的晶体管网络部门。分区门电压这种方式确保drain-to-source电压同样将避免达到结击穿电压。这种拓扑遇到问题在高速频率信号的传播了盖茨的偏见梯子会导致相移,减少潜在的介绍,功率输出和扭曲。
    • 堆叠的晶体管——这变体图腾柱依靠变压器输入耦合提供输入信号。电容器连接网络中每个晶体管的源和门,短裤在高频率允许gate-to-source电压超过drain-to-source电压阈值。

平行

  • 多尔蒂,Doherty网络的平均效率的核心,提高辅助放大器的放大,只有贡献时期load-pull升高。低能耗区域只需要主放大器,可以在任何地方运行的最大输出。如果电力需求增长峰值输出,辅助放大器踢在掩盖的区别两者之间的输出放大器。主放大器颠倒后四分之一波长传输线的阻抗,阻抗被主放大器减小辅助放大器加大;这种策略更有效地结合生成的权力。可以使用集总元件模型相反的输电线路on-die节省空间,用π(pi)滤波器通常优于T滤波器由于缺乏电感。
  • 威尔金森力量组合器-像Doherty放大,威尔金森力量组合器使用四分之一波长传输线将多个输入同步以提高输出功率。威尔金森力量合路器可以直接制作在董事会与铜衬底的痕迹或从集总元件模型;电缆解决方案还可以提供一个类似的角色。高隔离输入行防止串扰。一个类似的解决方案是可以实现的异质结双极晶体管。

进一步调查系列和并行的特点

比较两种方法评估是很有必要的。像大多数问题在工程,没有正确或错误的答案,而是一种决定电路的适用性要求。系列功率放大器的设计大大xts大功率输出在一个小包装。然而,设计必须调整效率损失的推拉互动,降低了性能。

有一些改变,可以达到预期的效果。一个是添加一个小栅电容对每个晶体管作为电容分压器。给盖茨创建正确的电容电压摆幅排水和门口留在门口的阶段,同时降低整体电压摆幅和源的晶体管common-gate和同源性疾病的组合。这种模式可以遍历一系列配置,这样每门每个晶体管有匹配的电压波动。同时,总产量增加梯子从地面源。

一般来说,对于一个并行放大器网络和一系列放大器网络包含n的晶体管数量相同的源和输出功率,

  • 该系列网络n次更高的电压增益,功率增益和输入阻抗、输出阻抗高n2。
  • 并行网络n次更高的漏极电流峰值。

节奏放大设计资源的解决方案

这种CMOS功率放大器设计教程的一个新兴的领域是由于持续的小型化和功率效率的要求。任何权力的核心设计总是严格的模拟和原型,以确保没有重大偏差理论性能匹配实验。节奏的PCB设计和分析软件套件包含复杂的模型来减少时间和修正在原型阶段。布局,OrCAD PCB设计者给开发团队一个易于使用的环境适应型,无缝集成与其他产品快速节奏的工具来援助。

大型电子产品提供商依赖节奏产品优化能力,空间,能源需求为广泛的市场应用。了解更多关于我们的创新的解决方案,跟我们的专家团队订阅我们的YouTube频道

Baidu
map