系列电阻器和RC终止数字信号
这些天来,所有数字信号在高速运行。今天的区别是数字信号是否“快速”或“太快”的边缘。当我们检查接口规范,和我们看到的信号开始过渡在ns范围内,人们很容易减缓这些信号与噪声,以减少可能出现的问题。在I2C总线或SPI,它很容易发生一系列电阻略有减少上升时间,但不影响数据传输速率。
这应该在较慢的单端总线,如果是这样,应该使用电阻的值什么?答案是“视情况而定”,它需要看公共汽车电容和负载电容,这取决于接口规范。我们来看看两种类型的终止,引用接口减速:系列电阻器的终止和RC终止。
终止降低数字信号的电路
如果我们想到RC电路是如何工作的,我们可以更容易地了解系列电阻器或一个RC缓冲器/低通滤波器会影响信号过渡。数字逻辑电路与一般非线性低输出阻抗和高输入阻抗。输入阻抗电容,这就是为什么你会看到一个规范负载电容当观察信号在某些组件数据过渡时期。GPIO银行的一个示例如下所示。
在上面的例子中,负载电容的20 pF, 3 ns的最大上升时间转化为一个等效串联电阻负载的输入码150欧姆(使用一个RC时间常数计算)。所以,如果我们要增加电阻或电容在公共汽车上,我们希望按比例上升时间增加(假设集总元件总线)。这是正确的动机RC终止,类似的想法应用在源端串联电阻器终止。
系列电阻器终止
这包括串联的电阻器与源的I / O引脚。这里的想法是慢下来两个电压水平之间的转换为数字信号。这是适当的,例如,在源简单开关太迅速是有用的。你可能会看到在一些高级处理器,并在fpga是很常见的。
典型的电阻大小可以低至22欧姆或一样大100欧姆,根据母线电容和上升时间值为额定电容。一定要检查你的数据表的规范。
在单端净系列电阻器终止。
有一些指导方针指出一系列电阻降低数字信号过渡阻抗匹配。这不是过渡的机理是放缓。
相反,电阻器适用于阻尼的增加,增加公共汽车时间常数,因为它是与总线有效串联电容,总线电感和负载电容。事实上,如果总线是长,但是不久,传播是观察在上升期间,这减少了边缘率以及通过应用更多的电容。
在明渠规范,如I2C,任何系列电阻器应小或省略,而负载电阻的值应该增加如果信号需要慢了下来。的情况下相信源输出阻抗匹配是必要的在一个特定的,一系列电阻将引用作为阻抗匹配的元素。尽管从技术上讲这是正确的,这不是你在练习除了专业逻辑或离散射频系统,需要一个特定的系统阻抗(更多内容见下文)。
RC终止
终止一个RC电路应用在负载端为一个低通滤波器。如果这是应用,它应该用来代替系列终止,而不是除了它。使用RC终止作为平行终止元素有效地增加的电阻和电容负载如上所述输入插口。
在单端净RC终止。
这只终止减缓信号一旦它到达负载跟踪结束。因此,如果这是用于减缓快速上升时间信号,减少边缘率才会观察到负载的痕迹,而源看起来仍然非常快。这意味着信号传播过程中仍然可以创建EMI和相声。
当不使用系列或RC终止
它的一个原因是适当使用RC电路或终止的串联电阻器是接口不终止在一个特定的阻抗。换句话说,在单端接口SPI和I2C应用这种终止,没有阻抗规范。
系列终止或RC终止不应使用在某些互联在下列情况下:
- 源已经on-die终止到一个特定的值,通常因为互连后一个阻抗规范的特定标准。
- 源和接收器组件是一个射频系统的一部分特定的系统阻抗。
- 互连一双微分;在这些情况下系列电阻或电容器用于直流或交流耦合分别。
- 单端互连是明渠(比如I2C),在这种情况下,解决方案是增加负载电阻的值,这将增加公共汽车时间常数
在单端公交车像SPI,源只是低阻抗(或开关之间的低和适度的输出阻抗)接收方有额定电容,充当一个高阻抗负载。这些系统不需要依靠阻抗匹配,所以适当添加系列终止在源端/ RC终止在负载端。唯一的例外是当总线电长,这需要比较总线长度的过渡时间。
一定要了解哪些类型的互连您正在使用,确保终止不会阻碍信号传输。当你需要地方系列结束的终止或并行终止PCB互连,确保你使用OrCAD,这个行业是最好的PCB设计和分析软件从节奏。OrCAD用户可以访问一组完整的原理图捕获功能,混合信号在PSpice软件仿真,和强大的CAD功能,等等。