使小事情指望你的PCB设计

即便是所有相关电子产品规模萎缩,少数地区到目前为止,我们已经能够忽视依然存在。随着物理还原,我们还遇到减少时间预算,功耗和EMI -拼出电磁排放。做更多,这样做更快和更有效地与一个最低PCB轮廓,创建了一个反对需求的难题。让我们的产品传递所有的初始测试以及最终的测试、枝繁叶茂的领域往往归结为一些看似无关紧要的属性。

结合pin-delay在你时间限制增加了优雅和精度设计。在芯片SOC越大,(系统)这很重要。

穿上你的虚拟现实眼镜,缩小自己加入我在设备包。在我们的脚,我们可能会发现一个网格的圆形别针来来去去的所有信号。上面我们是一个帽连接一个密封环保持负波湾和杂散信号泄漏。整个系统驻留在针和帽子。一个或多个半导体掺杂数百万骰子,如果不是数十亿的晶体管。模具放置在小洞底物两种方式中的一种。倒装芯片工作像BGA的缩影。他们被放置和焊接。在许多情况下铅焊料仍用于少量仅仅是因为我们没有发明了一种共晶焊料具有相同的属性。

另一个死连接方法有坚实的地平面在底部的半导体连着使用环氧腔的底部。小丝债券跨越衬底上的划分和土地。在这两种情况下,倒装芯片或导线债券,可能会有一些扇出。这自然会导致长度差异的转角别针将远离死亡比沿着内部行。这导致所谓的pin-delay。当我们length-matching痕迹一英寸的四舍五入,这些小段发挥作用。注意角落销也可能较短路径接收机销开始以来的周边设备而不是在内心深处。这个几何会洗出皱纹。

图片来源:作者——可测的倾斜可以发生在设备上。

这种差异有两个目的。一,我们可以靠少一点曲流最长线在董事会可能最短线路方案。这部分清除路由。进一步,我们改进时间预算为每个网络将整个系统引入更严格的曲调。结合pin-delay在你时间限制增加了优雅和精度设计。在芯片SOC越大,(系统),它运行得越快,这一点很重要。

深入的核心

另一个需要考虑的性能升级是我们改变层会发生什么。除了阻抗不连续,通过遍历也需要宝贵的纳秒的信号。我有芯片布局方法的DDR部分,大部分的成员一个字节巷可以路由层顶部。不过,钟副和DATA3净被放置在SOC要求内层路由。层数不足埋葬所有的发射线的设备。我应该做什么?这是一个简单的。把利益相关者在一起,把这个问题放在桌上。我们必须计算路径根据实际传播时间而不是原始痕迹的长度。约束变得有点更有趣而对交感神经通过我学到新的东西。

图片来源:电路的洞察力——显示三种典型类型的输电线路。

物理学的外层微带信号慢下来,而内部带状线信号传播跟踪速度提高了10%。材料和几何的精确率是不同的。表面粗糙度是新的/旧的热门话题。只知道外层信号也会散发出更多的能量。顺便说一下,辐射并不是神奇的自由能。寄生虫,将你有限的权力变成不必要的噪音。我们负担不起。装瓶这些波在一个法拉第笼的飞机和通过通常是更好的选择。

毕竟这是一个模拟世界

我们可以证明外层痕迹在模拟域通过尽可能短的从一个表面山部分下晾衣绳的安排。基本结论是,路由驱动位置,而不是相反。通过模拟工程师感到不安。长射频跟踪应该被埋葬。节约能源和减少排放的产品通过FCC要求;双赢。

射频链的晾衣绳位置完成的方式消除或至少减少存根的存在。分流帽添加到一个拥挤的链可能会被放置在输电线路路由和很短的痕迹。没有好。信号好像看到这个小分支跟踪突然有更广泛和更低的阻抗。存根有时必要调整电路,但不必要的存根可以柜一个声音模拟布局。做任何你需要做摆脱任何存根在你的位置。

如果你能匹配典型垫的宽度输电线路,你摆脱另一个阻抗失配。这就意味着广泛的痕迹将驱动厚介质材料。如果您使用的是micro-vias,可能不是一个选择,因为长宽比微孔的要求。更小的部分是信号完整性的选择。每个人都想要更小的部分,所以供给和需求=他们花销多。如果你必须运行一个狭窄的跟踪宽板,添加一个角在结光滑的东西。然后探索开放组件垫下的地平面,然后添加一个参考地面下一层。免费使用你所有的技巧和工具之前挥霍在特殊材料或组件。

在关闭……

占电路完整性以外的痕迹和形状,我们看一下设备参数以及PCB上的z轴通道。Backdrilling厚底板上的任何z轴存根或留意模拟块的位置将使许多块作为一个功能单元。每个元素是相互关联的,而且总是权衡考虑。我们有时面对两个缺乏吸引力的选择。选择和减轻的影响至少有问题的选择是一种技能,有时间。你看的越多,你知道的越多。把你的眼睛睁大了。真相就在那里。