John Park网络研讨会:这是花冠时代吗?

我第一次关注3D包装是在很多年前。每年在伯林盖姆的凯悦酒店(Hyatt in Burlingame)都会就这个话题召开会议。每个人都相信3D包装很快就会到来。这是一个Semiwiki帖子从2014年我写的那一年的会议。Herb Reiter是我在VLSI Technology的同事，当时我们都在处理许可和并购的组织中，当时他正在为全球半导体联盟(GSA)推动这一领域的发展。顺便说一下，在GSA成为GSA之前，它是FSA，即无晶圆厂半导体联盟。这最初是由于SIA(半导体产业联盟)不允许无晶圆厂半导体公司成为成员，因为它们不是“真正的”半导体公司。现在顶尖半导体公司的名单上都是无晶圆厂的公司，这似乎有点可笑…开云体育官方登录…目光短浅。

但3D包装看起来就像砷化镓。总是要突破主流，但强调的是“即将”。GSA已经没有耐心了，赫伯不得不另找工作。现实情况是，3D包装是一种巨大的技术变革，就像制造过程中从8英寸到12英寸的晶圆切换一样。所有人都得搬走，否则没人能搬走。对于包装来说，技术需要可用，但也需要设计工具，制造商准备好批量生产……而且成本低。第一个3D芯片，我相信，是Xilinx的高端阵列，他们在一个硅衬底上放了四个芯片。但这种技术只适用于售价数千美元的芯片。

成为主流

3D包装的优势得到了充分的理解。竞争继续以旧的方式进行，将所有东西集成到一个单片系统(SoC)上。3D方法有几个潜在的优势:

• 他们在“不仅仅是摩尔”这句话上有很好的品牌宣传，摩尔定律被认为正在放缓
• 你不需要在最先进的节点上构建整个芯片，只需要那些可以利用它的部分
• 您可以将与基本逻辑过程不兼容的过程(如DRAM或RF)混合到设计芯片中
• 在FinFET时代，模拟和射频是困难的或不可能的，并且在缩放面积方面根本没有好处，因此SoC方法并不适用于具有大型模拟组件的设计
• 一个给定的硅区域构建成一个巨大的芯片，其成材率远远低于用几个单独的芯片构建出的相同的硅，然后用3D封装放在一起

但缺点基本上是一颗子弹:

• 太贵了

这个挑战有点像鸡生蛋还是蛋生鸡的问题:3D包装只有在比单片集成更便宜的情况下才会用于大批量制造，或者是替代方法，如包对包(PoP)。但3D包装只有在大批量生产时才会变得便宜。当然，半导体晶圆制造也存在这个问题。去年2月，我在Cadence内部做了一个名为EDA 201的演示，台积电的Tom Quan是我的联合演示人，他带着一个5nm晶圆原型出现。这是我除了在照片上看到的第一个5nm晶圆。我们推测这是一块价值数百万美元的晶圆。如果所有的5纳米晶圆都要花费数百万美元，没有人会买它们。但每个人都知道，一旦初期的问题得到解决，每月生产数万片晶圆，成本就会下降。事实上，整个半导体行业都依赖于这种发展轨迹。

在去年夏天的HOTCHIPS大会上，我注意到许多被展示的“芯片”实际上是3d封装的系统。我在我的帖子里写了一些热芯片:chipletification设计．其中包括AMD、英特尔、英伟达、惠普等公司的设计。似乎2019年终于成为了超越摩尔的一年。

事实证明，成为主流的关键是名字朗朗上口的fanout晶圆级封装(FOWLP)，以及移动行业对它的使用，移动行业是唯一一个有足够数量完全改变整个制造业生态系统的行业。一旦手机提供了销量，经济状况就会发生变化，这项技术也可以用于销量较低的市场。其他技术，如英特尔的fooveros，也已投入使用。各种基于中间人的方法也已成为主流。在一个包中放入多个骰子似乎不再具有风险或偏心性。

Chiplets

以下是AMD在HOTCHIPS上的一段演讲片段，它与我上面提到的许多要点相呼应:

用于组装这些系统的模具通常被称为芯片，因为它们比芯片小，并且不是真正为单独使用而设计的。所有在HOTCHIPS上展示的设计都有专门为该设计创建的芯片。我们没有建造一个巨大的单片SoC，而是设计了三到四个芯片，然后用先进的封装放在一起。

一个有趣的问题是，半导体生态系统是否会转向以芯片为基础。它可以由从不同半导体制造商购买的芯片组装而成，而不是由单片SoC或放在PCB上的单独SoC组成。Cadence实际上生产了一个这样的芯片，作为模对模(D2D)互连的测试芯片。你可以在我的帖子里读到Die-to-Die互连:UltraLink D2D PHY IP．

要实现这一目标，显然存在一些技术和标准问题，但最大的问题可能是商业模式。对于非常大批量的设计，没有人会有足够的库存来接受100亿个零件的订单。但对于较小的产量，需要有人持有库存，并为此获得补偿。这些公司可能是半导体公司、知识产权公司、传统的元器件分销商，甚至是为这个市场服务的全新公司。时间会告诉我们结果如何。