Multi-Die芯片是什么?

关键的外卖

• Multi-die芯片设计大型设计分割成更小的死亡,提高产量和实现权力和形式的目标。

• 不同的包装技术,包括2.5 d和3 d,提供集成芯片的选择和优化性能。

• 工业如高性能计算、移动、汽车、和硅光子学是采用multi-die芯片设计来提高他们的产品,满足不断发展的市场需求。

硅模具位于晶圆片

在芯片制造的不断变化的景观,传统方法实现权力/性能目标,功能,形式因素,和成本依赖于过渡到更小的流程节点。然而,处理能力的需求推动了单片芯片系统(SoC)设计尺寸与可接受的收益率具有挑战性的制造。此外,高级节点的收益递减是经济不适应所有必需的逻辑,IO和内存计算密集型应用程序范围内的生产设备。

Multi-Die芯片

克服流程节点限制,芯片设计者接受被称为multi-die范式设计,大型设计分区为多个较小的死亡,通常被称为chiplets或瓷砖。这些chiplets然后集成到一个单一的包。结合这些chiplets,所需的权力和形式因素的目标可以实现。

与单片设计,整合所有功能在一块硅,multi-die方法提供了模块化和设计的灵活性,使混合和匹配的单独的模具来迎合不同的细分市场或特定需求。

Multi-Die芯片优势

这种灵活性延伸到使用不同的能力流程节点multi-die设计,允许为特定的需求,技术节点的优化系统整体性能和成本目标。而不是试图移动另一个节点,设计团队会发现利用multi-die系统可能更划算。

与潜在的数以万亿计的晶体管,multi-die系统赋予设计师将死分配给特定的函数和过程技术,缓解制造流程和生产更好的收益。

Multi-Die芯片集成

当一个SoC划分为不同的模块,设计师必须采用系统的方法,同时考虑性能和成本的影响。由于添加multi-die设计的复杂性,就用全面了解合作设计的关键因素,如热足迹,信号和电源完整性、机械因素,路由的复杂性,和其他基本参数。

multi-die设计的体系结构提供了各种格式,以适应不同的需求。一个普遍的和具有成本效益的方法包括并排放置模具,通过专用die-to-die接口连接它们。

Multi-Die芯片用在2.5和3 d包

2.5 d或更高的密度3 d包可以组装,使更大的集成块。高速并行转换器架构非常适合2 d和2.1 d包装,当他们结合他们的特点。另一方面,高带宽并行体系结构可以利用增强路由密度2.5 d和3 d提供的包装,使有效的死亡之间的数据传输。

系统要求相同或相似的ICs的多个实例,如记忆、chip-stacking是一个可行的选择。通过巧妙地设计衬底时,这些死亡可以垂直堆叠,显著减少由此产生的足迹Multi-Chip模块(MCM)。这种方法有厚的取舍或更高的筹码。尽管如此,在电子设计紧凑空间溢价,筹码礼物一个吸引人的选择。

死亡之间的关系发挥重要作用且必须省电,低延迟,和能够提供高带宽促进模具之间的传输大量的数据,同时确保所有错误操作。开云体育刀塔2系统分析,无论是在2 d或高级2.5 d或3 d配置,需要考虑在矽的耦合效应通过(tsv) through-dielectric通过(tdv),分配层(rdl),插入器和基质。

Multi-Die芯片设计用户

采用multi-die芯片设计是增强跨各种行业行业领导者寻求利用此体系结构提供的好处。在高性能计算(HPC)和超大型数据中心空间普遍计算密集型工作负载,multi-die设计正在拥抱来满足这些环境的要求。

Multi-Die芯片行业

手机芯片设计者也探索multi-die架构的潜力,利用权力,性能和面积(PPA)对设备的好处。汽车芯片设计者也承认multi-die架构的优势,以公司采用这种设计的像特斯拉。

Multi-Die芯片的新技术

另一个重大进展是硅光子学领域,数据的技术,利用光传输和处理。硅光子学被集成到异构multi-die包,提供节能的带宽扩展。

随着这些领域继续发展,他们将密切监控,利用进展multi-die芯片设计来提高他们的产品和满足各自市场的发展需求。是否受到成本效益、PPA优势或加速投放市场的时间,multi-die系统的广泛应用将彻底改变半导体行业,解锁更高水平的性能和转换的应用程序塑造我们的生活。

快板包装设计师+是一个功能强大的工具,包括所有方面的包装过程。multi-die芯片设计应用的普及,快板包装设计师+是行业领先的解决方案设计和集成chiplets或瓦片到一个包中。其先进的功能和全面的功能,赋予设计师合作设计multi-die系统,考虑因素,如热足迹,信号完整性、电源完整性、路由的复杂性,更确保最优性能和成本效率。

大型电子产品提供商依赖节奏产品优化能力,空间,能源需求为广泛的市场应用。了解更多关于我们的创新的解决方案,跟我们的专家团队或订阅我们的YouTube频道。