电磁兼容性:保持和平的信号

关键的外卖

• 电磁兼容性是状态,设备操作不相互影响。

• 布局的设计师和工程师可以采用最佳实践,以防止或限制EMI。

• 它是至关重要的为EMI彻底评估设备的所有方面。

电磁兼容使用ancheoic室结构这样的停止信号反射。

人们更喜欢更小、更轻、更健壮的电子产品对于大多数应用程序。终端用户,小的外形因素意味着更大的可移植性,释放设备之前与出口大国。制造商可以节省材料和更小的空间中添加更多的功能,激励的生产和销售。而PCB和IC制造业取得了难以置信的进步使小型化电子、更小、更强大的系统提供一个更大的电磁干扰(EMI)的可能性。

EMI的主要考虑之一在PCB布局,装配,测试,和一个好的理由:遵从性测试花费数万美元。EMI-conscious设计制造(DFM)旨在通过这些昂贵的电磁兼容性测试的第一次尝试,但这样做需要一个全面的方法来构建PCB框。

类型的电磁干扰耦合

电磁兼容设计中在哪里?

电磁兼容性降低易感性或能力来影响附近的电子从导体耦合或辐射。值得注意的是,较高的耦合和辐射的强度增加电路参数如电压、电流、和信号传播速度。坚持电磁兼容性要求是困难的,因为最佳实践和猜测在领域占据主导地位。然而,这并不因为缺乏尝试:EMI通常是由分析方法无法解决的,而不是要求数值近似。这种启发式技术也非常复杂,要求解决非常复杂的领域模型电路内的磁场强度。

幸运的是,EMI出现在一些常见的在故障诊断领域。工程师和测试员可以简化发现时间开始诊断:

• 切换电路,即使在低电压,电感电路生成值几千伏特和几个MHz的频率。可以产生更高的操作电压,开关断路器与纳秒信号上升时间带来相当大的危险,精致的组件(例如,微处理器)。

• 射频电路,无线电波是高速和有用的波形为各种通信的任务。由于communication-enabled设备日益增长的优势,平均电子设备经历更大的接触电一波又一波的几个V / m。为了防止干扰,设计师需要考虑额外的屏蔽选项(无论是整个外壳或针对汇编级的电路)。

• 接地,电荷不能迅速消散通过接地设备可以旅行和破坏敏感的电子设备。在合适的环境条件,人体可以携带几千伏的电荷;静电放电(ESD)事件将旅游与上升时间的纳秒。有两方面的问题:最终用户产品必须包含设计元素,保护设备和用户免受意外放电事件,而测试设置在产品开发必须正确地技术人员。

在电子工程的合规

电磁兼容性通常是一个迭代的组件板的设计,虽然它并不一定需要。尽管设计发展和组件改变,设计师想要抑制EMI设计采用三个主要方法:

• 抑制,电源电路需要限制干扰波形通过不同的过滤技术。例如,一个平行配置的RC网络交流线圈或回程二极管直流线圈减少电磁干扰这些蚊帐内生成。

• 耦合,耦合是一个广泛的EMI的话题,但对布局的设计师,最关键的应用程序将噪声或快速交换组件的位置和轨迹之间的距离。位置,注意制造商的布局准则和独立的高速数字组件从低速模拟。设计师想要与制造商讨论设计规则之前进入制造业,但是一般来说,防止单端痕迹平行延伸的距离,尤其是在高频或高功率线。

• 屏蔽- - - - - -减轻EMI常常是事后在原型制造解决方案,设计约束可以使最优布局策略。保护提供了一个容易可积的方法来限制干扰其来源或保护敏感电路。

调查设备的各个元素

EMI可以在任何系统级别清单或设计阶段,所以最好的纠正是分别分析每个系统的元素。这种各个击破的策略可以确保没有石头可以说复杂电力系统:

• PCB -排版设计将有最大的影响,他们将负责组件位置和路由。确定最可能的来源或组合的电路夫妇和尽可能地分开;如果没有对信号完整性的影响,分离咄咄逼人受到电磁干扰电路两端的董事会是一个很好的策略。地面洪水周围嘈杂的结合通过击剑痕迹也可以大大降低耦合。

• 组件的选择,组件的选择可以进一步降低EMI在考虑了功能和性能的考虑。避雷器,二极管,过滤网络,和屏蔽选项格兰特设计师很多可以正确的途径EMI没有侵犯底层设计意图。

• 布线,外部接口是一个潜在的进入或退出EMI,常常被忽视。多个护套和电缆屏蔽选项可用,防止内部和外部之间的耦合捆绑丝组。

灌输兼容早期与节奏的设计解决方案

电磁兼容性是DFM的基石之一,设备可靠性;电子设备,无法彼此“友好合作”导致服务中断或性能下降。确认遵从性要求昂贵的测试,但设计团队可以使用最佳实践的方法来识别常见的电磁干扰的来源。仿真模型的麻烦EMI设计师是无价的;抑扬顿挫的PCB设计和分析软件设计套件给团队一个无与伦比的适应型的环境。的时候去布局,OrCAD PCB设计者提供best-in-industry速度和功能。

大型电子产品提供商依赖节奏产品优化能力,空间,能源需求为广泛的市场应用。了解更多关于我们的创新的解决方案,跟我们的专家团队或订阅我们的YouTube频道。