如何消除时钟抖动
关键的外卖
时钟抖动代表时钟信号的时域不稳定。
低时钟抖动是理想的时钟信号的信号完整性。
终止正常跟踪是一种适当的方法来消除时钟抖动引起的反射。
小心电路布局可以在系统时钟电路消除时钟抖动
在这两个数字和模拟电路,时钟信号是用来运行系统高速同步。时钟被设计成高度精确和稳定。然而,一个时钟信号的信号完整性可以妥协由于抖动和扭曲。时钟抖动引入了不确定性在时钟信号电路操作。随着信号传播,时钟抖动增加。时钟抖动的影响是累积和降低了沟通渠道,恶化的表现模拟-数字转换器,减少信噪比。学习如何消除时钟抖动是一项关键的技能为设计师掌握在设计数字和模拟系统的时钟树。在本文中,我们将看看时钟抖动是什么,以及如何消除它。
时钟抖动是什么?
在数字通信,它是常见的窗口对应的信号或符号价值偏离其理想的时机。用于建立时钟信号同步系统中也容易受到时间的变化。一个时钟信号经常失败的边缘与理想信号阶段。任何时间偏差的时钟信号边缘的理想值称为时钟抖动。时钟抖动代表时钟信号的时域不稳定。
时钟信号的定时性能表示使用抖动。可以测量时钟抖动的边缘之间的时间差异实际时钟信号和理想的波形。时钟抖动通常是用秒表示。低时钟抖动是理想的时钟信号的信号完整性。高时钟抖动值项目系统的时间表现不佳。时钟抖动的识别类型,测量,和适当的消除方法是至关重要的高速同步系统运行的性能。
类型的时钟抖动
时钟抖动可以分为:
随机抖动,随机抖动的主要贡献者整体系统抖动。随机抖动是无界的,可以被描述为内在在每个系统由于其存在。很难诊断和消除随机抖动。
确定性抖动,确定性抖动的时钟信号是由于特定原因。大多数情况下,确定性抖动周期和窄带。它的重复特性使得它容易检测和消除。确定性抖动可以列为:
周期抖动,任何抖动与一个周期频率可以被看作是一个周期抖动。通常,周期性抖动股票相同的周期频率噪声来源。开关电源的抖动是一个周期性抖动的例子。
视抖动,抖动,动态改变占空比,不规则的时钟边沿叫做视抖动。码间干扰是视抖动的一个例子。
抖动可以相关或不相关的噪声来源。无论相关噪声源,时钟抖动明显影响系统性能。一些因素加剧了时钟抖动对系统性能的影响,包括:
- 噪音的来源
- 干扰
- 热噪声
- 加载条件
- 电力供应的变化
- 从相邻干扰电路
常见的时钟抖动的影响
时钟抖动造成的副作用是不利于高速系统设计。在数字通信系统中,时钟抖动引起的错误,降低信道的性能,并介绍了channel-to-channel干扰。信号的准确性由时钟抖动恶化,增加高速数字系统的误比特率。在采样系统,如数模转换器,时钟抖动的存在导致复制信号的模糊添加噪声信号。时钟抖动腐败ADC的时机,降低了变换器的性能。
让我们看一看如何消除各系统时钟抖动。
如何消除时钟抖动
学习如何消除时钟抖动的关键是了解什么原因导致它在第一时间。时钟抖动的两个主要原因是:
跟踪衰减,有损跟踪材料在印刷电路板的像一个低通滤波器和时钟信号变弱。随着跟踪长度和频率的增加,衰减恶化的严重程度与时钟信号的高频谐波的存在边缘,从而增加了抖动。
消除的方法,选择一个高挥拍模式应对跟踪衰减和时钟抖动。反射,时钟信号过冲或跌进由于反射跟踪。造成的反射主要是无端接的痕迹和阻抗不匹配,加强时钟抖动的效果。
消除的方法,终止正常跟踪。系列可以使用终止在驾驶和并行结束,终止和戴维南或交流对接收端是最好的。
其他一些技术来消除时钟抖动包括:
- 增加时钟信号的转换速率。提高时钟源通过使用一个定制的高性能,low-jitter时钟振荡器。
- 提供预加重司机一端提高时钟信号中的高频内容和最小化确定时钟抖动。
- 引入均衡接收机端防止确定性时钟抖动。
- 使用重复计时解决方案通过锁相技术来减少随机时钟抖动。
- 使用抖动衰减电路。
学习如何消除时钟抖动在设计系统时钟电路是至关重要的。仔细电路布局,适当的过滤,仔细选择时钟硬件和分频是一些潜在的方法来消除时钟抖动系统时钟电路。你可以利用软件设计时钟节奏趋于稳定数字和模拟系统。节奏提供了一套完整的系统分析工具设计clock-driven系统以开云体育刀塔2最小时钟抖动。
大型电子产品提供商依赖节奏产品优化能力,空间,能源需求为广泛的市场应用。如果你想了解更多关于我们的创新的解决方案,跟我们的专家团队或订阅我们的YouTube频道。