跳到主要内容

降低电磁干扰的最佳PCB设计指南

关键的外卖

  • 了解EMI和EMC的区别。

  • 电路板上EMI的来源是什么?

  • 如何设计最小的EMI。

电场和磁场之间的关系

电磁干扰组成

我们从物理学中知道自然界有四种基本力。它们是强核力(将中子和质子结合在一起)、弱核力(允许放射性衰变)、重力(赋予物体重量或吸引更大的物体)和电磁力(带电粒子之间的磁性吸引力)。在许多情况下,这种同时具有电性和磁性的吸引力是有利的。例如,在电机中,磁学被用来促进定子围绕转子的运动。然而,在其他情况下,这种自然发生的力可能会对所需的电路操作造成重大问题。

所有的电子电路板都旨在允许甚至强调电子流,以实现某些性能目标。这个动作——电流流过一个封闭的路径——产生了一个向外投射并垂直于电流流动的磁场。当这个场域中有附近的电子元件或信号路径时,电磁干扰(EMI)发生。对于许多PCBA设计,特别是高速板,控制EMI的量是必须充分管理的主要考虑因素。对于带有散热器分类组件的板,通常的方法是实现一个EMI滤波器设计.虽然滤波器是有效的,作为一个电路板设计师,了解额外的PCB设计指南,以减少EMI是一个工具,你可能会经常使用。

EMC和EMI:有什么不同?

大多数pcba并不是产品中唯一的电子或电气设备。因此,在我们深入到单板之前EMI的担忧,对EMI问题有宏观或系统层面的理解是有帮助的。就像电磁能量从单个组件、导体或轨迹发出一样,它也从电路板本身辐射到环境中;如果你以前没有,把一个高斯表放在PCB附近,你会得到一个读数。当多个板子离得很近时,实现它就变得很重要电磁兼容性或EMC。

EMC可以被认为是在电磁元件之间达到可接受的和谐或平衡,使干扰量最小或至少低到不会严重妨碍正常工作。不幸的是,消除所有的电磁干扰还不可能;然而,获得电磁兼容是多少。EMI实际上是来自电磁源的任何干扰,通常是指单个PCBA上的干扰。这种分类对于研究这个问题是足够的,因为电路板上和来自电路板的电磁干扰的最小化有助于电路板运行环境的电磁兼容。

PCB EMI从何而来?

电磁学的频率范围是无限的,几乎无处不在。正如下图所示,它是由我们日常使用的许多工具、电器和产品产生的。

电磁波谱的一部分

电磁波谱

只要有电流,就可能存在电磁干扰。对于pcba, EMI的来源可分为以下类别之一:

  1. 组件

电子元件和元件——尤其是高功率器件,如处理器、fpga、放大器、发射机、天线等——可能对EMI产生重大影响。此外,开关组件产生干扰,可能是破坏性的。

  1. 信号和迹线

电磁干扰也可以沿迹线或在引脚和连接器点产生。例如,不平衡差动对路由可能导致信号衰减和沿传输路径反射,可能严重影响信号完整性或准确识别信号的能力,从而导致错误的电路行为。此外,由于杂散电容,信号路径和地平面之间可能形成不必要的耦合。

  1. 外部资源

如果电路板太靠近辐射源(可能是另一块电路板或元件),则会在PCBA上引入emi。谐波也可能由其他设备或设备在电路板环境中的振动或运动产生。

显然,消除EMI的所有潜在来源是一项艰巨的任务。幸运的是,有降低EMI的PCB设计指南,可以制定,以帮助噪声最小化和实现电磁兼容

降低电磁干扰的最佳PCB设计指南

了解可能影响电路板的EMI来源对于制定策略以减轻这种对PCBA性能的随时存在的威胁是至关重要的。此外,从源的角度观察电磁干扰,即最小化的方法针对特定的源,可以是一个很好的有利位置,从中设计一套PCB设计指南以降低电磁干扰。

减少元器件的电磁干扰

如前所述,组件可能是电磁辐射的主要来源,不仅会影响板载操作,还会破坏外部pcba和电子电路。因此,定义减轻其负面影响的行动,如下所列,对于良好的EMI减少指南至关重要。

如何减少元器件产生的电磁干扰

  • 尽可能选择低功耗部件
  • 电路板上最大的电磁干扰发生器之一是需要大量功率的部件。随着功耗的降低,通常可以找到不牺牲功能或质量的替代品。
  • 隔离不同类型的组件
  • 一个好的设计实践是始终将处理相同类型信号的组件放在一起。例如,数字组件应该靠近其他数字部件,并与模拟设备隔离。
  • 利用PCB布线
  • 减轻电磁干扰的另一个工具是将组件或子电路围成围栏;如PCB保护环和法拉第笼。这些也有效地减少辐射到您的板周围的环境。
  • 采用散热技术
  • 对于电子元件来说,能量产生热量。因此,高效的散热器和通孔可以极大地减少电磁干扰。

除了减轻来自组件的电磁干扰外,跟踪的运行方式还会极大地影响电路板的电磁干扰。

电磁干扰最小化的PCB布局设计

布置板子时最重要的考虑因素之一是间距。这包括确保间隙和爬电导电元件之间的距离足够。

间隙和爬电距离

保持足够的间隙对于减少电磁干扰至关重要

对于多层板,导电面和接地面之间的顺序和距离也很重要,如下表所示。

如何降低信号和平面的电磁干扰

  • 信号迹线之间应留有足够的间隙
  • 减少迹线间电磁干扰的最重要因素是间距或间隙。遵循CM的建议,这些建议应该基于IPC标准。
  • 确保接地去耦和旁路电容器
  • 杂散电容难以避免;然而,它的影响可以减轻接地电容器靠近引脚尽可能。
  • 采用良好的EMI滤波
  • 大多数设计,特别是在使用数字信号时,都包含可能造成信号失真的开关设备。在这些情况下,提高信号保真度的最佳方法是滤波。
  • 最小化返回路径的长度
  • 地面返回应尽可能短。
  • 确保微分轨迹是相同的
  • 对于差分信号路径,重要的是迹线对相互镜像。这包括痕迹长度,铜重量,和一个恒定的分离。如有必要,应使用曲流来保持长度和分离。
  • 避免锐角
  • 在布线时,使用圆角而不是尖角,这可能会由于特性阻抗的修改而引起反射。
  • 不要把导电层放在一起
  • 在PCB堆叠中,永远不要将两个导电层相邻放置。最好用一个地平面把它们分开。
  • 小心分裂的地面平面
  • 对于不同的信号类型,最好使用不同的地线。然而,如果你确实使用分割的地面平面,请确保使用一个点来组合地面。

你的PCB布局,包括它的堆叠,是很重要的促进良好信号的完整性降低电磁干扰。然而,如果不解决外部EMI问题,任何降低EMI的PCB设计指南都是不完整的。

避免外部电磁干扰

最小化外部电磁干扰对于电路板上的信号完整性和电路运行以及PCBA安装环境的电磁兼容非常重要。可以采取的行动包括以下几点。

如何减少来自外部来源的电磁干扰

  • 使用屏蔽
  • 通常,屏蔽应用于特定的组件或子电路。它们与围栏的不同之处在于,它们通常由绝缘材料制成,放置在一个部分的顶部或完全包围它们。
  • 使用附件
  • 外壳通常被视为安全装置。然而,外壳也有效地保护板免受碎片和来自外部来源的EMI。

上面讨论的所有关于组件、布局和外部源的PCB设计指南都可以有效地减少电路板上的EMI,并为电路板的运行环境贡献EMC。但是,这些是否必要取决于您的设计、功能和性能目标。因此,您应该努力优化设计以减少EMI,这最好使用Cadence的PSpice等分析工具来完成。

使用PSpice验证EMI优化的PCB设计

PSpice是一个模拟工具,可用于分析和验证您的设计的电气参数提交制造之前。PSpice的最佳用途之一是评估整个电路板的信号完整性。这包括评估热分布和散热技术,在大范围条件下的电路响应,以及其他模拟。为了帮助您创建PCB布局,PSpice高级分析(AA)是可用的。通过建立这些先进的功能,以及以源为目标的良好PCB设计指南,您可以优化电路板设计以降低EMI。

有关在PCB设计指南中使用模拟以降低EMI的好处的更多信息,请参阅此电子书关于电-热联合模拟。

如果您想了解更多Cadence如何为您提供解决方案,跟我们和我们的专家团队谈谈吧

Baidu
map