超大规模集成电路互连设计低功耗

2021年3月4日,

互联应该用来支持低功率信号在这些CMOS集成电路。

超大规模集成是标准的过程CMOS晶体管块聚合成一个大型的集成电路,但CMOS互联并不总是有效。互联包括不仅仅是物理输电线路布局半导体死,和所有发电和耗散的来源必须考虑设计低功耗系统。互连在超大规模集成电路低功耗设计旨在减少能源消耗,同时保持信号完整性的信号传输系统。

为什么在VLSI担心权力?

作为扩展晶体管结构和被动元件在ICs,功耗成为重要的设计约束,需要优化整个互联。互连在超大规模集成电路低功耗设计的一个目标是尽可能减少能耗,尤其是在高速数字电路块。主要有几个原因功耗成为VLSI设计约束:

许多这些点与专门互连在超大规模集成电路低功耗设计,而另一些与给定IC和大系统之间的相互作用。一些简单的设计选择可以帮助保持低功耗和损失互联,同时保持信号完整性和模拟可以帮助设计验证之前的原型和测试。

功耗在VLSI设计和布局必须专注于四个方面:电路级、系统级、架构级和网络级。电路级和架构级设计选择可以发生在半导体模,并提供两个标准方法来减少功耗。

系统体系结构和路由拓扑两大领域可以降低功耗。电路在每个地区的互连(司机、接收机、缓冲区和中继器)可以简化,以减少总功率画,通过重新设计逻辑或巩固电路块。

修改总线拓扑是另一个在VLSI布局架构可以优化低功率。特别是,总线分裂一个方法减少互连电容性负载。切换到网状网络总线拓扑是另一种方法减少互连功耗布局。

总线互连在超大规模集成电路低功耗设计

这个VLSI布局使用一个线性总线拓扑结构,但另一个像点对点或网状拓扑可能提供更低的能耗。

超大规模集成互联已经在使用中继器和缓冲减少传播延迟,但转换数字信号仍然是低效的。在瞬态信号波动减少功耗,电源电压可以减少减少耗电。线电容也可以减少使用广泛的电线(这也能减少IR降),这将进一步降低开关时间一旦供应和信号水平降低。

一旦与电路模拟器仿真结果已经产生,低功率超大规模集成互联需要优化运行在低电压和电流水平没有信号退化。最好的电路设计工具可以帮助优化运行参数扫描对于不同的,真实的,或现象学电路互连中的元素。通过遍历候选人参数值在一个互连设计,功耗可以最小化,同时平衡等设计目标信号的完整性。

参数扫描用于运行下面的接二连三的计算和推导设计结果:

电特性	类型的模拟
互连传输功能	确定传递函数的极点和零点,在互连部分和模拟脉冲响应,保证信号不失真。
传输线阻抗	检查阻抗与负载阻抗匹配在接收机端互连。
直流电阻和功率损耗	使用直流电阻和互连电流计算功率损失(IR降),确保接收者看到足够的信号电平,以防止一些错误。
瞬态分析	使用这个来检查信号波动和计算平均功率消耗
噪声分析	使用噪声分析来确定一个适当的限制可以解决以上确保信号的信噪比系统的噪声地板。
其他任务,如温度和产量分析	检查优化功率稳定在整个系统的工作温度。