如何消除高速设计中的寄生电容

关键的外卖

• 了解什么是寄生电容。

• 了解寄生电容如何影响电子电路。

• 探索去除寄生电容的方法。

当你想到寄生虫的时候，你可能会想到它的生物学定义——一种生活在宿主生物上或在宿主生物中，吸取宿主食物的生物。从这个意义上说，寄生虫可能是大麻烦或导致严重的健康问题。

当然，作为PCB设计师，您可能知道另一种寄生虫——寄生电容。虽然您不必担心电路内部的生物寄生，但了解如何去除寄生电容有助于提高PCB设计中的信号完整性和性能。

寄生电容是什么?

寄生电容是电路中元件的一种现象像电容器一样工作当它们不是物理上的电容器时。如果你重温电容的基础知识，就更容易理解寄生电容的概念。

电容器由绝缘材料隔开的两个导电元件组成。当两个导体都受到差动电势的驱动时，电荷就会在它们之间积聚起来。积聚的电荷用电容表示为C = q/V。

物理电容器是根据上述原理构造的，有意地在电路中创建电荷存储。然而，电容也可能存在于电路元件之间，只要元件之间的距离在形成电荷所需的范围内。

在电路中形成的非预期电容称为寄生电容．寄生电容可以在两个导体、衬垫、导体和相邻的地平面之间产生，也可以在任何两个满足积聚电荷条件的元件之间产生。寄生电容的可能性最大时，电路的部分是接近彼此和两个不同的电压水平。

导体之间的寄生电容是面积和距离的关系。

上图显示了电路中两个导体之间的电容是如何产生的。当导体置于不同的电势层时，电荷的积累由以下公式决定:

C= (Ɛ×a) /d，其中Ɛ为导体间绝缘体的介电常数。

寄生电容如何影响电路?

在高频时，寄生电容会导致短路。

寄生电容很可能存在于电路中，对于低频设计，它不太可能引起任何重大问题。然而，在高速设计中，寄生电容可能是一个主要问题。

随着频率的增加，电容器的行为也会发生变化，并最终发挥作用作为短路．当高速信号通过其中一个元件时，寄生电容也会产生同样的结果。

在放大器设计中，在输入和输出之间形成的寄生电容会导致不必要的反馈。通常开路的路径在高频工作时变得导电，并引起不期望的振荡或寄生振荡在放大电路中。

寄生电容对于相邻的两个导体来说是很麻烦的。当其中一个导体携带高频信号时，它可以引入相声对另一个指挥家。寄生电容高导致更高的EMI噪声．

寄生电容不仅会产生干扰，而且还会影响信号本身的完整性．例如，寄生电容可以在导体和地平面之间建立。在高频时，这两种元件都表现为短路，并将改变导体上的信号。

如何去除寄生电容

去除内层接地面有助于减小寄生电容。

考虑到电路密度在许多PCB设计中不断增加，消除寄生电容是不可能的。但是，您可以通过应用以下策略来减少其影响。

1.增加导体之间的间隙

如果可能的话，允许一个设计中迹线之间的间隙更高．电容与导体之间的距离成反比。较大的间隙将减少寄生电容和交叉耦合等影响。

2.合理使用地平面

而内层地平面推荐用于降低杂散电感、EMI和散热，但请记住，它也可以增加寄生电容。在用接地面覆盖整个内层之前，要考虑利弊。

3.减少通过

过孔是有用的，当建立一个紧凑的PCB，但有他们太多了可以引入显著的寄生电容。谨慎使用过孔，并尽量避免任何高速痕迹。

低寄生电容设计更容易用对PCB软件．OrCAD PCB设计允许您设置设计规则和工具，以保持寄生电容在高端电路板设计。你也可以使用InspectAR使用增强现实和直观交互准确评估和改进pcb。检查，调试，返工和组装pcb从来没有更快或更容易。

如果您想了解更多Cadence如何为您提供解决方案，跟我们和我们的专家团队谈谈吧．