作为PCIe并行转换器架构的优势和它的功能

2020年10月20日

节奏PCB解决方案

关键的外卖

了解作为PCIe并行转换器架构的优点。
更好地理解作为PCIe并行转换器的功能架构。
学习提供的更改设计能力作为PCIe并行转换器架构。

存储控制器作为PCIe卡NVMe存储和USB类型和USB类型C

在电子产品领域,包括和重叠其他几个领域,发展和演变是常数。例如,计算领域的创新通常每6个月进行。当你夫妇这一事实与日益增长的要求效率,增加数据速率,和更大的可靠性要求,这种自我循环没有尽头。

一个特定的组件在使用服务器、台式机、笔记本电脑、甚至游戏控制台,是作为PCIe插槽。其发展和进步也对性能直接相关,这些日益增加的需求,功能,和生命周期。

作为PCIe插槽

的外围组件互连表达或作为PCIe,利用高速连接组件是一个接口标准。我们遇到这些接口主板(PC)在槽的形式。他们通常在使用接口gpu(显卡),ssd(固态硬盘),甚至是无线卡,等等。也有不同版本或作为PCIe配置。

各种物理作为PCIe插槽配置包括:x1, x4, x16, x32的混合体。数值表示车道作为PCIe插槽的数量,即。,数据通路旅游的名片。例如,作为PCIe插槽(x1)利用单个车道和移动数据,一点每循环。作为PCIe插槽(x2)利用两车道和移动数据,两位/周期等。

在功能和性能方面,这些名称也表明作为PCIe插槽的性能限制。例如,如果您插入一个作为PCIe (x1)卡作为PCIe()的槽,卡将函数在低带宽(x1)。同样地,如果你作为PCIe(×8)卡插入一个作为PCIe插槽(x4),作为PCIe(×8)卡将函数的带宽作为PCIe (x4)槽或带宽的一半。

作为PCIe代

一代	带宽	Gigatransfer	频率
作为PCIe 1.0	8 GB / s	2.5 GT /秒	2.5 GHz
作为PCIe 2.0	16 GB / s	5吨/秒	5 GHz
作为PCIe 3.0	32 GB / s	8吨/秒	8 GHz
作为PCIe 4.0	64 GB / s	16吨/秒	16个GHz
作为PCIe 5.0	128 GB / s	32吨/秒	32个GHz
作为PCIe 6.0	256 GB / s	64 GT / s	64 GHz

5.1作为PCIe管并行转换器架构

的要求提高效率、带宽和成本效益设备的所有功能的设计依赖于数据传输功能,也需要技术的演变。此外,作为PCIe,像它的前辈(PCI和AGP),继续发展跟上当前的要求。这种进化是让位给合并作为PCIe标准并行转换器技术。

这两种技术的顶峰收益率标准目前作为PCIe管叫5.1并行转换器。这个标准或建筑的直接结果要求塑造传播技术的进步。作为PCIe管5.1并行转换器架构,管代表PHY串行总线接口,是一个必要的进化与最新的规范。然而,它不仅符合最新的规范,但它也允许扩展协议的发展未来。

正如你可能知道,PHY接口指的是OSI模型的物理层。在这七层OSI模型(计算机网络),物理层(图层1)不仅是第一层,但同样的最低层。物理层,可以采用通过PHY芯片,定义了一个方法在物理数据传输原始比特的数据链接,因此连接网络节点。总之,这一层指定布线、硬件设备、布线,脉冲,利用频率来表示二进制信号。

5.1作为PCIe管并行转换器架构继续

在当今的技术领域,我们看到机器学习和人工智能迅速渗透到广泛的设备。当然,这驱使的重新设计芯片系统(SoC)设计,因此需要增加内存空间和更大的带宽传输和处理数据。伴随开云体育官方登录着这些变化是需要更广泛的公共汽车和速度更高的接口。

此外,这对增强铺平了道路,我们看到在最新的作为PCIe协议规范。这也有助于改善管作为首选PHY接口规范。并行转换器架构消除了复杂性与管5 PHY协议通过将所有的特定于协议的逻辑转移到控制器。总的来说,它澄清PHY设计和允许更容易共享的各种协议栈。管道接口实现的并行转换器架构可扩展性提供了若干关键的功能变化物理编码子层(电脑)和媒体访问层(MAC),以及信号接口更新。

以下是管5.1规范的原则更新带来的除了那些并行转换器架构。