跳到主要内容

管理PDN中的阻抗

关键外卖:

  • 了解PDN阻抗和需要控制什么
  • 了解不同的软件工具可以为您的PDN设计过程提供的实用工具
  • 在PSpice中发现正确模拟和建模PDN阻抗的方法

管理新PCB的PDN阻抗

这个新板需要一个精心设计的PDN

PDN阻抗是高速pcb中的关键概念之一,但许多设计人员将其视为事后考虑。对于运行在5v或3.3 V的组件,如果在关键组件上使用相邻的平面层和一些去耦/旁路电容器,通常就可以了。对于具有快速边缘速率的高级设计,并且当大电流被引入PDN时,您需要仔细设计PDN以抑制大瞬态。

使用PSpice中的模拟工具集,您可以仔细分析并将PDN阻抗谱调到系统相关带宽内的目标值。这是你在频域和时域怎么做的。使用正确的仿真工具,您可以直接从电路原理图中获取信息,并为PDN阻抗创建有用的模型。

什么是PDN阻抗管理?

目标PDN阻抗设置整个PDN的峰值阻抗值的上限。实际的PDN阻抗将决定电源总线上任何瞬态纹波的大小,这将转化为来自高速IC的输出信号的抖动。当IC开关时,它将从电源吸取一些电流,这些电流将作为脉冲波形通过PDN传播。PDN和任何电容器中的寄生将提供一些电抗,从而在PDN中产生瞬态响应。PDN阻抗管理的目标是使任何瞬态波形尽可能小。

PDN上任何瞬态纹波波形的大小都是PDN阻抗和作为IC开关绘制的瞬态电流的函数。由于阻抗是频率的函数,您需要确保整个相关信号带宽的整个阻抗曲线低于某个目标值。两者之间的关系是源自欧姆定律下面将更详细地解释。

您可以在我们可用的电子书中了解更多关于一般PDN管理,以及电源完整性,直流和交流功率损耗,去耦电容放置和解决电压纹波的细节PDN:赋予你的董事会生命.PDN管理和模拟不仅是PSpice的专长,而且是PSpice的优先级,并且肯定会在任何可能困扰您的PDN设计的问题中找到强大的解决方案。

计算PDN阻抗目标

目标PDN阻抗在整个信号带宽中设置峰值阻抗值的上限。由于元件电源电压随时间下降,因此允许电源电压纹波值也下降。这些纹波值通常以百分比的形式指定,您需要将此纹波百分比转换为阻抗目标。这可以用下式计算:

用于管理PDN阻抗的参数阻抗

目标PDN阻抗方程

请注意,在上面的方程中,纹波百分比表示为峰值到峰值的值,而不是纹波振幅。这是因为纹波不是纯正弦的,所以用振幅来表示纹波没有多大意义。上述方程的一个版本使用了纹波振幅(假设是正弦纹波波形),并在分母中放置了50%的因子。注意,用两个方程计算的目标阻抗值是相等的。

例如,假设我们使用的组件具有3.3 V的电源电压和2%的允许纹波(峰对峰)。如果集成电路在开关过程中能吸收的最大峰值电流为0.5 A,则目标阻抗为132 mOhm。注意,这是一个幅度;PDN可以具有电阻性和无功性成分,它们将共同决定任何纹波波形的大小。

当您工作在PDN上的多个设备同时切换的情况下,您需要考虑在任何给定时刻可以抽取的总电流。由于在任何时刻绘制的总电流将大于单个IC绘制的电流,这将目标PDN阻抗推到较低的水平。

电路仿真中PDN元件的检验

电路仿真是开始检查和管理PDN阻抗的第一个地方。由于阻抗随频率变化,管理PDN阻抗的目标是计算从直流到非常高的频率的阻抗谱。PDN阻抗应涵盖组件的相关信号带宽。这需要在电路模拟中考虑以下几点:

  • 电容器self-resonances:任何元件上的去耦/旁路电容器都有一些self-resonance频率由于其等效串联电阻(ESR)和等效串联电感(ESL)。通过查看数据表,您可以从所需的电容器中获得典型值。你的数据表通常也会显示自共振频率。

  • Interplane电容:你的电路板堆叠将决定你的PDN中电源和地平面之间的电容。这是一种寄生效应,尽管需要确保高速PCB中的PDN有足够的去耦。通过利用堆叠中的天然电容,可以减少对离散解耦/旁路电容器的依赖。典型值为~0.5 pF/sq。mm为标准厚度的6层PCB。

重要的是要理解,有一些事情电路模拟不会告诉你。而电容中的寄生(ESR和ESL)应该包括在内,你不能直接解释平面间电容或其他寄生。相反,您需要在原理图中将任何寄生作为等效电路元件来考虑。这需要估计平面电容、通电感和平面回路电感。

管理新PCB的PDN阻抗

PDN的结构和对阻抗有贡献的寄生。[图片来源

在PSpice中建立PDN阻抗模型作为电路仿真

让我们看一个有两个电容的PDN例子。下面的表格说明了这个例子PDN中所有相关的阻抗元素。原理图包括两个电容器(假设SMD)在一个铜填充的10厘米乘5厘米6层板,1盎司/平方英尺。英尺铜重量。注意,铜的重量决定了平面截面上的R值,而平面面积和板厚决定了平面间电容。

平面电感可以用平面横截面近似为0.5 nH,形成输出的两个通孔的电感设置为每个1nh。电容器的ESR和ESL值可以从数据表中确定。

R

C

l

C1

0.75欧姆

100年nF

10 nH

C2

2.9欧姆

22 nF

15 nH

飞机

0.5莫姆

2.5 nF

2.5 nH

轨迹(L1和L2)

0.5莫姆

N/A

5 nH

虽然可以在时域直接检查纹波波形,但确定PDN阻抗的更好方法是使用频率扫描。在这里,我们希望使用Capture CIS中的Modeling Application实用程序将模拟元素放置在原理图中。注意,您可以使用PSpice模型库在这些模拟中,如果你想使用特定的组件。下面的窗口显示了在Capture CIS中定义的正弦源。

捕获CIS中的正弦源用于PDN阻抗管理

在Capture CIS中定义正弦源

两个电容器和平面的等效串联LC电路可以使用PSpice建模应用程序面板中的电容器条目定义。从这里,您可以输入C1和C2的真实电容、ESL和ESR值。你也可以输入温度系数和电压相关的电容系数(都是二阶的)。用于确定PDN阻抗的原理图如下所示。

PDN阻抗管理原理图

PDN模型示意图

要运行频率扫描,请创建一个新的模拟配置文件并定义扫描参数。在这里,您可以设置频率扫描范围,以及是否要使用对数或线性刻度。运行模拟后,PSpice A/D将自动打开,您将看到一个空白图形。现在可以开始向图形添加跟踪了。在这里,我们想要计算整个PDN在信号带宽上的等效阻抗。对于1ns的信号,可以取350mhz的膝盖频率作为带边。该带宽内的阻抗谱如下所示。

PDN阻抗管理原理图

PDN阻抗谱

在~138 MHz有很强的共振,如果该板要在更高的频率/边缘速率下使用,则需要抑制这种共振。这是由许多来源引起的,即多个LC部分之间的耦合共振。有一个中等频率的范围,其中阻抗是相当低的。

这应该说明了一个关于管理PDN阻抗的重要概念点:任何PDN基本上都是非常高阶的LC网络.负载的大小及其阻抗剖面也决定了瞬态在PDN上的表现。这里的解决方案是调整电容器的大小(包括C和ESL值),使谐振可以转移到带边以上的频率。

如果你正在管理PDN阻抗,你需要最好的PCB设计和分析软件创建新系统。仿真特点用于ORCAD的PSpice模拟器全套分析工具节奏是管理PDN阻抗的理想选择。您还可以直接访问来自制造商的验证模型,以模拟电路行为。

如果您想了解更多Cadence如何为您提供解决方案,跟我们和我们的专家团队谈谈吧

Baidu
map