高速序列化器/反序列化器:实现和芯片的解决方案

2020年1月2日

芯片产生的装配工厂

我相信我不是唯一一个或两个相对的或多或少功能的电子设备或组件,我们看到在电子工程领域。我知道这可能不会立即注册,这很可能是由于你不寻找关联。

例如,我有一个高速的兄弟,可以很容易地10个不同的人在电话中交谈的时间30分钟。现在,我这里没有判断,但我发现这确实有点过分。然而,这些信息路径并没有就此结束,因为在接下来的30分钟,同样的兄弟姐妹会有交谈与十个更多的人。

此外,第二组平行的人将获得所有的连续收集的信息我的兄弟从原来的十人。这个过程将继续担任二十国集团也有路由信息。因此,让我们看看,我们有一个高速的并行数据传输发送到一个位置,转换成串行数据流。现在,串行数据流转换回并行传输。可能不准确,但这确实像一个序列化器/反序列化器的功能(并行转换器)。

序列化器/反序列化器是什么?

序列化器/反序列化器是一个发送信号的传输系统通过高速连接从一个收发器在一个芯片上的接收器。收发器的并行数据转换成串行数据流在接收端重新转换成平行。

的描述,一双序列化器/反序列化器是一个功能块中经常使用高速通讯为抵消限制数量的输入和输出。此外,这些块之间转换数据串行数据和并行接口。因此序列化器/反序列化器”这个词,或多或少地,是一个引用的接口使用各种应用程序和技术。关于实现,并行转换器主要是用来提供数据传输在一行或一个微分,反过来,最小化互联和输入/输出引脚的数量。

总之,并行转换器是一种高速传输系统发送信号的收发器在一个芯片上的接收器,在这个过程中,将并行转换为串行和并行。

序列化器/反序列化器是如何工作的呢?

的构建和功能并行转换器,它包含两个功能块。这两个功能块组成一个串并收发器是连续的平行(庇索)块(Parallel-to-Serial转换器)并行和串行(SIPO)块(串并联变换器)。此外,串并收发器有四个不同的架构:嵌入式时钟,时钟平行,交叉,和8 b / 10 b。

庇索通常有一组数据块输入线,输入数据锁存,一个平行的时钟输入。此外,它使用一个外部或内部锁相环(锁相环)将传入的并行串行频率时钟。在其最简单的形式,一个庇索一个移位寄存器接收每个平行并行数据一次时钟和变化在串行时钟频率越高。此外,一些实现避免亚稳态期间利用功能寄存器的时钟域之间的数据传输。

SIPO块通常输出数据锁存,一组数据输出线和接收时钟输出。此外,它使用串行时钟恢复技术恢复接收时钟的数据。然而,如果一个并行转换器不传送一个时钟,它将使用一个参考时钟锁锁相环到正确的传输频率。因此,避免低谐波频率在数据流。

此外,SIPO块会把传入的时钟并行率。注意:有些实现将在连接有两个寄存器,双缓冲功能。一个寄存器使用的时钟在连续流,而另一种是使用慢的数据,并行。

其他的实现序列化器/反序列化器

在某些类型的序列化器/反序列化器,有编码和解码模块在使用。这些编码和解码模块的目的是将统计范围的速度信号转换,以便更自然的接收机时钟恢复,提供直流平衡,并提供框架。

总的来说,一个序列化器/反序列化器可以IP核心集成到一个ASIC或串行总线控制器也可以是一个独立的设备。

在这两种情况下,并行转换器是一个串行收发器,将并行数据转换为串行数据流在发射机和接收机端的把,串行数据转换为并行。

高速印刷电路板上序列化器/反序列化器

优化并行转换器设计将有助于进入chip-oriented设计生涯。

四个序列化器/反序列化器的架构

如前所述,序列化器/反序列化器有四个不同的架构,他们是:

平行时钟并行转换器:并行时钟并行转换器通常用于序列化并行总线输入数据地址和控制信号。它发送一个序列化流以及参考时钟。此外,时钟抖动容忍序列化器是5到10 PS RMS。

嵌入式时钟并行转换器:嵌入式时钟并行转换器序列化数据和时钟到一个流。它传递一个周期的时钟信号首先,然后遵循的数据比特流,从而创建一个周期性上升边的数据比特流。由于时钟是明确嵌入式和是可恢复的比特流,序列化器的发射机时钟抖动容忍放松在80年和120年之间PS RMS。此外,反序列化器的参考时钟差异大约是±50000 ppm(即。,5%)。

8 b / 10 b并行转换器:8 b / 10 b并行转换器地图每个数据字节序列化数据前10位的代码。而反序列化器使用参考时钟监控恢复时钟的比特流。当合成时钟信息到数据比特流,序列化器(发射机)时钟抖动的宽容是5至10 PS RMS,和参考时钟差异串并转换器在±100 ppm。

关于这个特殊的应用架构,8 b / 10 b并行转换器提供了框架,支持DC-balance,保证频繁的转换。此外,保证过渡也允许接收器提取嵌入式时钟,框架是通常在一个数据包的开始。总的来说,标准的8 b / 10 b并行转换器并行接口有一个控制线,一个时钟线,和8个数据行。

一些交叉并行转换器:一些交叉并行转换器多放映场影剧院慢几个串行数据流到更快的连续流,而接收机它把比特流回慢流得越快。