污染延迟时钟电路:最佳PCB路由技术

我们目前的脖子深的感冒和流感季节,和我们当地的小学有很多孩子和老师都病了。事实上,一些学区学校暂时关闭,因为很多人都生病了。为了避免进一步的病,学校现在消毒剂的味道随着员工不断干净的椅子,桌子,和其他可能污染的表面。

我敢肯定,每个人都有一个很清晰的知道这种类型的污染意味着什么,尤其是如果你在家咳肺当你读这篇文章。但是当使用时钟电路设计,还有另一个版本的污染处理与感冒无关;污染延迟。在这里你将会平衡的时间需要注册后输出逻辑的变化改变输入。让我们仔细看看污染延迟时钟电路是什么,以及它如何会影响你的PCB布局。

污染延迟时钟电路是什么?

可能有一些混乱在谈到延迟时钟电路。一方面“传播延迟是PCB设计者处理在布局路由痕迹。这是需要的时间旅行的信号通过一个输电线路从源到目标。至关重要的是,好的跟踪路由技术使用在印刷电路板上所以时钟和其他信号同时到达,共同无缝设计。我们将进一步讨论。传播延迟但是也与“污染延迟”来描述逻辑电路中的开关时间的影响。

当一个时钟信号边缘触发一个逻辑设备,这两个延迟定义时间输出的数量改变的价值。污染后所需的最小时间延迟改变输入输出开始前初始变化。传播延迟,另一方面,是最大输出所需的时间来完成其变化值。知道这些延迟值,测量在皮秒和纳秒,最重要的是确保你有正确的设置和持有时间在你的逻辑输入时钟边缘到达时是稳定的。

数字电路通常会包含多个组件组合在一起时将创建时序电路。通过使用不同的延迟参数时序逻辑组件,你可以计算你的最高时钟频率电路会产生最好的结果。这些延迟有不同的原因包括电路中电容,操作多个输入和输出之间速度的差异,和电路的操作温度。的制造商的组件您使用的是通常会提供设备的延迟值在数据表的一部分,你可以使用你的计算。

跟踪路由在正确的长度,将使用蛇形的路由模式

保持良好的清洁时钟路由技术

一旦你的时钟电路设计在他们最好的操作性能,工作仍然可以撤销,如果时钟电路印刷电路板上不了正确的路由。这些蚊帐是嘈杂的,必须得到保护,他们必须在精确的路由模式和在特定长度。

减少噪声的影响的时钟电路的董事会,这是一个很好的练习来定位时钟电路对PCB的中心与边缘。你也会想把你的组件这样不同的时钟路由不彼此交叉。使用电力和地面层相邻路由层来保护你的时钟线也很重要。确保你的时钟痕迹有良好的清洁飞机返回路径,并且不要路线在任何平面分割这将毁掉返回路径的完整性。一个好的经验法则是保持间距三次跟踪宽度之间的时钟线和其他路由。

时钟的目的是提供时间为印刷电路板电路,从而协调活动内部的电路。与记忆电路,时钟脉冲触发数据的输入和输出,因此必须定时这样每一位的数据到达和稳定之前,下一个时钟周期。这样做意味着时钟和数据行必须被路由到确切的长度。由于电信号不能加速,唯一的选择是增加长度的线延迟信号到达最长匹配的到达速度线电路中。对于时钟线与多个接收者,您将希望路线的接收机首先离你最远的司机,然后匹配长度当路由到另一个接收器。

先进的PCB设计工具将帮助您跟踪拓扑路线复杂

你的PCB设计工具可以帮助如何

正如您可以看到的,有很多具体的路由规则和约束,必须遵循正确的路线好时钟线。最好你能帮助你自己会使用PCB设计工具,将支持这些和其他高速设计参数。今天大多数的设计工具支持一般PCB设计规则,会让你犯错误,和最好的工具将允许你设置限制为特定目的。例如,先进的高速规则将允许你设置路由长度网,并标记任何长度不符合规则的网。你也有能力自动添加蛇纹石路由模式跟踪路由,以增加他们的长度到所需的值。

确保你的成功在路由时钟线印刷电路板和其他重要的信号,您应该使用这些能力构建到他们的工具。值得庆幸的是,PCB设计工具你需要路由可用这些敏感信号已经从节奏行高性能EDA工具。OrCAD PCB设计者的特性,我们一直在讨论与高速设计约束,匹配规则长度,并自动跟踪调整你的时钟线路路由到正确的长度。

如果你想了解更多关于节奏是如何对你的解决方案,跟我们和我们的专家团队。