信号平面叠加的注意事项
你能学到什么:
简单的pcb通常在2层板上工作得很好，但高级设计需要更加小心，以确保信号完整性和电源完整性。
对于高速板和高速/低电平板，也需要正确放置平面层，以保证电源完整性和信号完整性。
为您的电路板设计正确的层堆叠也有助于抑制信号网络之间的串扰，并且需要在PCB中控制阻抗。
这种具有高速元件的密集板将需要多层PCB堆叠。
PCB中的每一层在决定电气行为方面都起着特定的作用。您的信号平面层在组件之间传输功率和电信号，但它们可能无法正常工作，除非您在内层中正确排列铜平面。除了信号层外，您的PCB还需要电源和接地层，您需要将这些层放置在PCB堆叠中，以确保新板正常工作。
那么，把电源、接地和信号层放在哪里最好呢?这是PCB设计中长期争论的问题之一，它迫使设计师仔细考虑电路板的预期应用，组件的功能以及电路板中的信号容差。如果您了解阻抗变化，抖动，电压纹波与PDN阻抗以及串扰抑制的限制，您可以确定在电路板中放置的信号和面层的正确排列。
将您的设计意图变为现实需要一套正确的PCB设计工具。无论您是需要创建简单的两层板还是具有数十层的高速PCB，您的PCB设计软件都需要适应任何应用。以下是在创建PCB堆叠时需要考虑的一些重要事项。使用Allegro中的PCB设计功能，您可以将理想的层堆栈定义为电路板的模板，并且可以设计和分析PCB的各个方面。
你的PCB堆叠需要多少层?
在定义信号平面叠加时，入门级设计师可能倾向于考虑极端情况。要么每块电路板只需要两层，要么每一小组走线都需要一个专用层。正确的答案介于两者之间，这取决于电路板中的网络数量，电路中可接受的纹波/抖动水平，是否存在混合信号等等。
一般来说，如果你的概念证明在面包板上工作得很好，你就可以在两层板上使用任何你喜欢的布局技术，你的板很可能会正常工作。最多，您可能需要对高速信号采取网格接地方法(见下文)，以提供最小程度的EMI抑制。对于以高速或高频(或两者兼而有之)运行的更复杂的设备，您至少需要一个四层PCB堆叠，其中包括电源平面，地平面和两个信号层。
该板上的信号平面堆叠只有两层，因此不适合高速设计。
在确定所需的信号平面层数时，首先要考虑信号网的数量以及信号之间的近似宽度和间距。当你试图估计叠加所需的信号层数时，你可以采取两个基本步骤:
确定净计数:原理图中的简单净计数和建议的电路板尺寸可用于估计电路板中需要的信号层数。层数通常与分数(净数*走线宽度)/(板宽度)成正比。换句话说，更多的网络和更宽的走线需要使电路板更大或需要使用更多的信号层。你必须默认你的经验，在这里确定信号层的确切数量，你需要保持所有的网在给定的板尺寸。
添加平面层:如果您需要控制信号层的阻抗路由，您现在需要为每个层放置一个参考层可控阻抗信号层。如果组件布置密集，则需要在组件层下方设置电源平面，因为表面层上没有空间放置电源轨。这可能导致高净数HDI板所需的表面层数量达到两位数，但参考层将提供屏蔽和一致的特性阻抗。
一旦你确定了多层板的正确层数，你可以继续在PCB堆叠中安排你的层。
设计你的PCB层堆栈
PCB堆叠设计的下一步是安排每层以提供跟踪路由路径。您的层堆通常围绕中央核心层对称排列，以防止在高温组装和操作期间翘曲。平面层和信号层的排列是关键的可控阻抗布线，因为您需要对不同的走线安排使用特定的方程来确保控制阻抗。
为刚柔叠加设计，您需要在堆栈中为刚性和柔性区域定义不同的区域。Allegro中的图层堆叠设计工具使这一过程变得容易。在将原理图捕获为空白PCB布局后，您可以定义层堆栈并通过不同层之间的转换。然后，您可以继续确定受控阻抗路由所需的走线尺寸。
带状线与微带走线和可控阻抗
对于受控阻抗，在两个平面层之间的内层上布线的走线应使用带状线阻抗方程进行设计。该方程定义了带状线具有特定特性阻抗值所需的几何形状。因为在决定阻抗的方程中有三个不同的几何参数，所以首先确定所需的层数是最简单的，因为这将决定给定电路板厚度的层厚度。内部信号平面层的铜重量通常为0.5或1盎司/平方。这就剩下跟踪宽度作为要确定的最后一个参数对于一个特定的特性阻抗。
同样的程序适用于表面层上的微带走线。在确定层厚度和铜重量之后，您只需确定需要用于定义特性阻抗的走线宽度。Allegro中的PCB设计工具包括一个阻抗计算器，可以帮助您确定走线的大小，从而定义特征阻抗。如果需要使用差分对，只需将每层中的走线定义为差分对，阻抗计算器将确定走线之间的正确间距。
四层板特性阻抗计算器。
检查PCB布局中的阻抗
当你在真正的电路板上布线时，它们可以电容或电感耦合到其他走线和导体。附近导体产生的寄生电容和电感改变了实际布局中的走线阻抗。为了确保在堆栈的所有层都达到阻抗目标，您需要一个阻抗分析工具来跟踪整个选定信号网的阻抗。如果您可以看到在PCB布局中标记的不可接受的大变化，则可以快速选择走线并调整路由以消除沿互连的这些阻抗变化。
下面显示了一个示例，其中沿迹的大阻抗变化被标记为红色。应调整该区域走线之间的间隔，以消除这种阻抗变化或使其在可接受的公差范围内。您可以在设计规则中定义所需的阻抗容差，并且布局后阻抗计算器工具将根据所需的阻抗值检查您的路由。
变化从特征阻抗沿两个轨迹确定使用阻抗工作流分析仪在快板。
模拟与数字部分和你的层堆叠
在上面的讨论中，我们只看了数字信号，因为它们可能比模拟系统要求更高。全模拟板或混合信号板怎么样?对于模拟板来说，电源完整性要容易得多，但信号完整性要困难得多。对于混合信号板，您需要将上述数字方法与本文介绍的模拟方法结合起来。
数字信号的带宽一直延伸到某个高频，通常采用膝频作为二进制信号的频率。膝频率约为0.35/(上升时间)，对于1 ns上升时间的信号，膝频率为350 MHz。对于降低到~ 20ps的更快的数字信号，膝频率现在扩展到17.5 GHz。对于模拟信号，带宽要窄得多，您只需要担心在此带宽内的功率平面阻抗和插入/返回损耗。这使得电源完整性和信号完整性更容易;信号链中的任何损耗或超出此带宽的高PDN阻抗都可以忽略。
高层数PCB上集成电路的电磁仿真模型。
信号隔离
另一种选择是更先进的，需要使用接地铜倒或通过围栏，以确保板的不同部分之间的隔离。如果您在模拟走线旁边运行接地流，您就创建了一个共面波导，它具有高隔离性，是路由的常用选择高频模拟信号。如果您想使用通过围栏或其他高频导电隔离结构，则应该使用电磁场求解器来检查隔离，并确定是否应该选择在不同的信号层中进行分离。
回程路径规划
在板上混合模拟和数字信号对跟踪位移电流的接地返回路径以及数字和模拟板段之间的隔离提出了严格的要求。你的电路板应该安排，使模拟返回路径不交叉附近的数字元件，反之亦然。这可以像将数字和模拟信号分离到由其各自的地平面分开的不同层一样简单。尽管这增加了成本，但它确保了不同部分之间的隔离。
如果您的模拟组件使用交流电源，则模拟组件可能还需要专用的模拟电源平面。这是电力电子系统之外的罕见情况，但只要你能分析，在概念上很容易处理回程规划。如果您将模拟电源部分置于上游并与数字部分分开，则可以将单个电源平面用于两种类型的信号。如果你正确地规划返回路径，你就可以防止不同电力部分和地面部分之间的干扰。用于直流电源部分切换监管机构，直流部分的开关噪声需要与交流部分隔离，就像数字信号需要与模拟信号隔离一样。
返回路径模拟Allegro。这表明，返回路径穿过地平面上的间隙(用绿色箭头表示)，为该信号创建了一个大的环路电感，并使其容易受到串扰。
堆叠是信号和功率完整性的主要决定因素，您需要正确的堆叠PCB设计与分析软件在你想要的堆叠周围创建一个PCB。设计工具Allegro PCB Designer从节奏与a积分全套分析工具用于检查信号和电源完整性的各个方面。本设计平台集成功能强大SI/PI分析点工具，为您在下一个系统中验证信号和电源完整性所需的分析功能。此外，您还可以从中获得更多设计技巧电子书。
如果你想了解更多关于Cadence如何为你提供解决方案的信息，跟我们和我们的专家团队谈谈。