解决在VLSI互连电迁移和IR降降尺度
关键的外卖
电迁移会影响红外下降
电迁移也有额外的影响电路的设计需要考虑
你可以设计互联更明智地应对不利影响
想象一下联系你的亲爱的。你会错过很多东西,对吧?这同样适用于VLSI技术。任何小的误解或芯片之间的时间延迟电路块甚至可以使系统运行风险。
互联是局部的,中间,和全球通信线路在超大规模集成电路,和他们的设计和物理状态实现集成电路可靠性非常重要。互联通常由金属线和他们暴露于电场携带电流。电迁移(EM)和IR降两个不可避免的伤亡使互联容易降解。
于高电流密度下,拥挤的互连传输金属离子电子的方向传播。电迁移的过程(EM)侵蚀和积累互连金属分别形成孔和热刺。更低的互连几何和EM增强了电阻的影响,从而IR降的问题。互联的EM和IR降负责可靠性问题和减少寿命在深亚微米超大规模集成电路。在接下来的部分,我们讨论一些电磁驱动问题互联和他们的设计解决方案。
IR降的存在加剧
减少设备尺寸,有速度和电流密度在飙升超大规模集成系统。的脆弱性权力和时钟信号EM互联是高密度集成电路方案。在新兴市场的影响下,互连缩小在上游下游而互连和通过金属沉积。
这些使得和断裂造成的新兴市场改变电阻的互联并通过。当前交通通过能力互连的增加加剧了IR降,影响设备的性能。频繁切换活动加剧红外时钟互连和下降速度减缓了设备。如果你的集成电路设计包括multi-interconnect结构有不同的宽度,你稍微成功IR降降低。改善互连设计可以减少信号之间的时间延迟的超大规模集成电路块也减少时钟歪斜。
其他后遗症的EM和他们的设计解决方案
你要保持冷静,如果你得到一个官方文件在一个乱七八糟的格式?同样,任何相声或错误的信号传播刺激超大规模集成电路的正常运行。电磁效应开始间歇性故障的电路逻辑,随后导致设备不稳定。EM的后遗症有:
互连延迟:互连的电容和电阻扩展RC信号传播时间延迟。互连延迟限制了集成电路速度和它的性能特征。如果功耗不是你的问题,尝试插入互连中继器来减少时间延迟。
通过开放的缺陷:通过金属衰变,创建两种类型的缺陷:
Resistive-open (ROP)缺陷是类似于一个有缺陷的电阻器连接两个互联,应该连接。
Stuck-open (SOP)缺陷是一个开放的电路应该连接的两个互联。
单切的替换通过由)通过提供备用路径在罗普和SOP的缺陷。通过并联也有助于减少的有效电阻互联。
可怜的噪声免疫力:凹凸不平的表面,流浪阻抗,阻抗失配邻近互联,距离是一些触发因素影响芯片信号的完整性。发生错误的逻辑状态,降低噪音的利润率,减少时钟速度可以提高屏蔽互联。
减少生命周期:在深亚微米集成电路技术、互连的折旧质量在减少EM一生中扮演着重要角色。孔隙尺寸和时间开发一种致命的空白下走低电磁效应,因此互连死亡率高。下面的集成电路设计的修改可以提高他们一生。
扩大互连宽度:这不是实际的降尺度和纳米级集成电路技术。
取代铝(Al)与铜互联(铜):铜具有较低的电阻率、高导电性和高熔点。根据布莱克的方程,平均失效到达时间(MTTF)取决于活化能,电流密度和温度。怎么给铝和铜在一些物理参数的比较,证明铜互联更好。
怎么:比较铝和铜的物理参数估计的熔点
使用铝和铜的合金:的MTTF是高行业使用合金互联。它也在一定程度上可以避免互连结飙升。
避免直角弯头连接:随着弯曲的弯曲实验证明实现芯片寿命长,承受压力。
层间电介质:金属互联和之间的粘附性能介电材料减少了传播延迟和国米和intra-capacitance基质金属层。
互连掺杂物:的金属,如金、银、锰介绍了互连金属掺杂物。能改善EM特征如EM压力、阻力和粘附,最终他们寿命的超大规模集成电路。
简单的方法设计互联
短期可靠性是一个不可接受的特质在超大规模集成电路复杂的纳米技术。主流芯片制造业俯瞰之间的平衡的过多的和在设计back-end-of-line (BEOL)元素,尤其是互联。这诡雷挑战IC设计工程师提出一个最先进的设计,提供高性能和非凡的可靠性规模更小的区域内。之前你需要做几个设计迭代确定最坏的互连设计约束等区域,电流密度、温度、EM和IR降的限制。你喜欢用这个穷举路径时一个简单的方法吗?
你可以使使用集成电路互连设计设计和分析工具。前沿的特性在这些计算机辅助设计工具可以精确地指导你的高速、高密度集成电路设计正确的方向。您可以访问EM和IR降的分析这些设计引擎的特性来识别磨损故障在互联并不是很困难。可以检测热点违反EM和红外利润从这个仿真平台通过解读数据。
互连设计通过集成电路设计工具可以合法化本文之间的桥梁市场需求和设计约束。你必须给自己一个机会来验证互连设计使用集成电路设计和仿真工具。为保证你会拥有一个将死的时刻在集成电路可靠性的问题。
如果你想了解更多关于节奏是如何对你的解决方案,跟我们和我们的专家团队。