电路仿真是全面的和节省时间的

关键的外卖

• 利用仿真以及硬件设计语言的简要介绍。
• 在数字与模拟方式之间的差异范围和功能模拟器。
• 模拟器的抽象级别从低到高。

电路仿真甚至能够执行分析的设计

设计的能力,而无需承诺与实际产品相关的费用和时间的不可否认的价值,特别是在一开始的产品开发,当几个董事会是容易改变的关键元素。旋转电路元素之间,甚至通过数字集成电路本身是迅速和允许高度准确的分析,通常比低技术含量的模拟测量更健壮。虽然测试不能占物理世界的每一个怪癖,模型已经成为综合足以超过足够的替身而运营速度远远超出实际的设备。

应该不足为奇,电路仿真的发展,复杂性和权力,在设计大大提高了生产率。结果不仅仅是更快的发展速度,但也更全面的设计由于缓解用户可以快速构建,调查和分析电路。无论概念验证或修正,电路仿真提供了一个无可争辩的现代PCB设计的框架。

电路仿真:功能和实现

电路模拟的自然发展概念建立一个可能会发现在案板或其他类似protoboard开发周期和成熟。混合电路软件几个主要优点:

• 灵活性——模拟都是理想化的有利地区和nonidealized忽略nonidealized效果会歪曲真实的电路的性能。通常设计为测试或模拟将无视最大和最小极限加速整个生产的制造技术。
• 速度——即使对于简单的电路,快速构建的能力,模拟,调查和分析电路很容易超过传统的模拟方法,没有提到的更复杂的设计。
• 设计集成——很容易转移电路仿真进一步阶段的设计下,如示意图,没有复制工作。这不仅节省了时间,也减少了由于翻译错误的机会。

试图模拟的现实表现材料或nonidealized组件仍然能够表现的极其出色而真实的同行。在这些情况下,建模精度很重要,因为许多因素在电路依赖——诸如阻抗匹配、寄生,温度,更会对组件的整体性能的效果显著,衬底和董事会特征。设计方面,如制造过程变化基于公差可以适当的设备和材料占董事会的《创世纪》在这一点上,也可双可接受的收益率作为评价使用蒙特卡洛模拟。

测试和构建设计,工程师使用硬件描述语言,或高密度脂蛋白合成的虚拟游戏硬件。毕业典礼的高密度脂蛋白有两个重要功能开发:他们能够提供更快的方法来构建和测试电路在设计高流动性,同时生成网表为下游硬件构建。将代码移植到硬件还提供了一种有效的近似比单独设计环境,进一步服务针对目标的软件。帮助兼容性,高密度脂蛋白操作没有被绑定到一个特定的电路逻辑。

区分模拟和数字仿真

混合信号系统在PCB设计中占据一个非常重要的领域。一般来说,模拟组件environment-facing设备测量或与一些连续的相互作用现象在物质世界中,而数字组件操作的基础上,高、低电压水平意味着触发器电路开关水平。分离这两个域之间可以很容易地模糊——许多IC包可能包含机载模拟到数字或数字模拟转换器根据组件的数据流的方向问题。像任何其他电路,纯粹的模拟或数字,以及混合系统,需要大量的测试和探索优化方案设计,提高潜在的效率。

代表的方法和使用模拟和数字电路非常不同。数字电路模拟代表一个有目的的崩溃的固有复杂性模拟电路设计,主要是前者的布尔逻辑允许快速评价相比,后者的电晶体模拟。模拟计算,而全面,可以在大范围内成为压倒性的复杂电路。主要设计软件可能包括对两个模拟和数字设计的支持,但它是有价值的理解两者之间的不同的操作模式:

• 模拟——模拟组件是那些最熟悉的初学者的网络分析,包括基本电路构建块像电阻、电容、电感、二极管、晶体管、和其他类似的基本设计元素。仿真软件等PSPICE软件提供了充足的特性用户研究电路对不同刺激条件下的反应。这包括,但不限于:
  • AC / DC波形分析和电路响应。
  • 瞬态分析过渡到或切换电路的稳态行为。这包括振荡电路的响应行为(临界阻尼,阻尼不足的或过阻尼)以及瞬变的固有属性,比如上升时间和超调或其他错误。
  • 对时间/频域传递函数转换为运算放大器网络和电路以及放大相似的功能。
• 数字- - - - - -数字电路模型以更抽象的方式。数字电路可以有一个更直接的实现软件操作设备如微控制器或fpga,设计师通常会使用这些环境来模拟电路通过有选择地编码特性或者完全启用/禁用组件。这并不是说电特性并不重要——一个最关心的数字设计工作在倾斜或上升/下降时间。相反,数字电路有应付额外的控制层。虽然有少数的设计语言,大多数数字工具集将至少下列之一:
  • Verilog是一个模块化的层次与并发编程环境操作。它大致可以认为是一个更严格的C专门用于电路建模。语言是synthesizable的一部分,这意味着它可以直接移植到FPGA或其他可编程硬件。
  • 比Verilog硬件描述语言(VHDL)是一个更抽象,这提供了优点和缺点。虽然没有直接synthesizable,这允许建模与仿真之前,门和线翻译。硬件描述语言(VHDL)像更传统的编程语言由于其强类型。正因为如此,硬件描述语言(VHDL)有一个固有的学习曲线,允许设计者提高设计的灵活性与一些练习方法。然而,这些额外的设计方法,函数在行为层面可能不是可行的门电路级实现。

应该注意的是,Verilog和VHDL的不一定是在冲突,事实上,工程师和开发人员可能遇到的项目,结合两种语言在其设计。

模拟和数字波形及其错综复杂——需要一些不同的模拟方法来准确的过程

理解抽象在模拟

仿真是一个广泛的董事会更大发展阶段,包含了若干个不同的抽象层次上。类似于编程语言,越接近模拟实际硬件,它可以出现得密不透风,那些不熟悉的设计水平。同时,高层抽象更容易消化的但是需要理解硬件翻译更低抽象级别的仿真。每个抽象层次都有其用途,虽然设计师可能自然会抽象层次,最适合他们的需求和背景知识,工作能力在不同的抽象级别的产品要求将有助于减少开发时间:

• 电路级仿真——电路抽象的最低水平,直接处理各种组件的电路参数。需要不断的仿真技术,可以迅速成为较大的电路资源密集型,但能提供最接近现实世界建模成为可能。记住这两个特点,电路级仿真通常是留给最关键的部分电路有小房间的偏离预期的性能。
  • 晶体管级仿真——一个模拟使用晶体管,通常与香料有关家庭的软件。由于晶体管的非线性性质,更涉及到矩阵算法是必要的,以确定是否收敛于某个值。
• 逻辑电平模拟——数据和水平的布尔表示,设计师通常内操作。这里,利用顺序和组合逻辑数据结构的格式让人想起常见的编程语言,是设计师容易读和写在合成到一个文件中对硬件进行格式化。也称为过户(RTL)水平。
  • Switch-level模拟——为了简化计算强度,switch-level模拟取代晶体管开关;在这个层次,功能比性能更重要。通过删除一些软件的品质跟踪,仿真的速度和可行的规模大幅增加。
  • 门电路级仿真——进一步降低电路复杂度更换组件与逻辑门(想想NAND,也和其他类似的真值表的设计)。连续的操作模式可以切换事件驱动,进一步减少计算系统上的负载。
• 界面层模拟——最高水平的模拟。这个模拟赠款设计师重要的纬度,电路不一定是物理上可实现的。虽然设计师必须认识到避免投入大量的时间到纯粹的理论电路,这种程度避免了模拟电路固有的高粒度较低的抽象级别。
  • 功能层模拟——这个设计水平仍然限制适当的硬件。而不是关于自己的个人在门电路级布尔值,函数层次而不是其注意力集中于特定的终极I / O电路或电路块。
  • 行为上模拟——电路控制的广泛前景。这个级别的目的是了解如何以及为什么会导致实验的电路设计。很难翻译这个级别的合成,然而,这一水平仍用于快速原型的发展阶段时,电路的错综复杂的细节并不是一个迫切的问题。

模拟的抽象级别

电路仿真解锁设计的潜在的实际限制能够构建和测试不同的电路配置。设计师可以享受好处除了PSPICE软件功能作为节奏的一部分PCB设计和分析软件工具集,它提供了更大的控制所有ECAD-related设计阶段。再加上OrCAD PCB设计者、产品开发从未更快。