如何减少PCB布局中的串扰

你是否参加过同时进行多个对话的会议?这种情况通常意味着会议不像预期的那样富有成效，而且你需要的信息可能会被其他谈话淹没。你可能会注意到，人们开始互相依偎以更好地倾听，同时提高他们的声音以被听到。像这样的相声会造成真正的混乱，也是人们会找借口逃避会议的原因之一。

虽然离开会议可能不是世界上最糟糕的主意，但错过工作中重要的信息是最糟糕的。以同样的方式，当电路板上有串扰时，电路板可能无法正常工作，您也可能丢失重要的信息。为了避免这种情况，PCB设计人员的最佳利益是找到消除设计中潜在的串扰的方法。让我们来谈谈串扰和一些不同的设计技术，可以回答如何减少PCB布局中的串扰。

印刷电路板上的串扰

电路板上活动过多会使信号传输困难。想象电路板上的两条线并排走在一起。如果一个迹线的信号比另一个迹线的信号“更大”，振幅更大，那么它可能会盖过另一个迹线。就像在嘈杂的房间里说话时很难保持自己的思路一样，PCB上的“受害者”痕迹也会受到更大信号的影响。问题是，受害者信号会开始表现得像攻击者信号，而不是像它应该表现的那样。

串扰被定义为印刷电路板上迹线之间的无意电磁耦合。一个信号被另一个信号压制是这种耦合的结果，即使这两个迹线彼此没有物理接触。这种情况可能发生在PCB上，该电路板具有可接受的制造线间距，但其间距对于串扰来说是不可接受的。

除了在同一层上并排的两个迹线之间可能存在串扰之外，在两个层之间垂直平行运行的迹线存在更大的风险。这种效应被称为舷侧耦合，发生这种情况是因为两个信号层仅被非常小的芯材厚度隔开。此距离通常小于同一层上两个迹线之间的间距。

通过强路由准则确定跟踪布局

你的PCB设计工具如何帮助你解决串扰问题

如今，当您致力于减少和消除电路板上的串扰区域时，您已经有了一个伟大的盟友，这就是PCB设计工具中的功能。在某种程度上，设计工具所能提供的帮助非常少，但现在情况已经不同了。

您可以设置大量的设计规则，以指定电路板上迹线之间以及迹线到其他对象之间的间隙。您甚至可以根据特定的网络或网络路由经过的区域设置不同的间隙值。这将极大地帮助你设置你的设计，以避免可能发生串扰的情况。

设计工具还具有特定的功能，用于在特定的宽度和间隙路由差分对，并且您可以设置跟踪长度以及规则，以便将特定的跟踪长度相互匹配。您还可以指定某些网络可以在板的哪一层上路由，以及这些层上走线的首选方向应该是什么。你也可以使用相声计算器以及其他模拟和分析工具。今天我们所拥有的设计工具包含了各种设计约束可以帮助解决相声等问题的功能，我们只需要让它们发挥作用。

让您的测试比这更稳定一点

如何减少串扰的设计方法

现在我们已经讨论了一些关于串扰是什么以及PCB设计工具如何帮助您，让我们看看几个基本的PCB设计技巧，以避免在设计中出现串扰的潜在区域:

• 配置您的板层，使两个相邻的信号层具有相互交叉的首选路由方向，而不是彼此平行运行。如果第二层运行“从北到南”，那么确保第三层运行“从东到西”。这样可以最大限度地减少横向耦合的可能性。
• 在两个相邻的信号层之间使用地平面，可以进一步减少横向耦合的机会。这不仅会增加层之间的距离，而且这种配置也会给你一个更好的通过地平面的返回路径。
• 在高速路由(差分对，时钟路由等)和其他路由之间保持尽可能多的空间。的一般原则这里是通过在线宽的三倍处留出迹线，从中心到中心的测量，它们70%的电场可以阻止相互干扰。

相声会在你的设计中造成严重的问题，你会想要尽可能多地了解它。我们在这里给你的是朝着这个方向迈出的伟大的第一步，让你走上正确的道路。另一个正确的方向是使用PCB设计工具帮助您尽可能避免PCB设计中的串扰等问题。抑扬顿挫的PCB编辑器有大量的设计规则你可以用它来设置你的设计，以减少PCB布局中的串扰。

如果您想了解更多Cadence如何为您提供解决方案，跟我们和我们的专家团队谈谈吧．