EMI和安全:危害、风险和避免它们的设计

“安全”这个词可以有数十种甚至数百种非正式和正式的含义。两岁的孩子寻求父母怀里的安全。遭遇严重风暴的人寻求避难所的安全。对于工业和制造工厂来说，对安全的无休止追求已经成为优先考虑的问题。

在这些例子中，对“可靠性”的需求和“风险”的机会似乎与“安全”同义。当我们讨论电磁干扰(EMI)对电子系统的影响时，可靠性、风险和安全问题也密切相关。当我们处理用于交通、医疗、能源生产和其他关键领域的关键系统时，这些问题会进一步放大。

EMI、EMS和EMC

当我们与PCB设计和电子系统工作时，我们似乎不断尝试寻找消除电磁干扰(EMI)的方法。EMI由破坏性的电磁能量组成，从一个设备传输到另一个设备或从一个设备传输到另一个设备。当我们处理电子系统时，我们应用电磁兼容原则并寻找易受EMI影响的区域。

手机、电焊机、电机和其他设备都会产生电磁干扰。在设备级，EMI源包括微控制器、微处理器、发射器、机电继电器和开关电源。以微控制器为例，控制器内的时钟电路产生宽频带噪声，其中包含高达300兆赫的谐波干扰。EMI通过导体、辐射电场和磁场耦合到电路中。

相反，电磁敏感性(EMS)表示对电子放电(ESD)、电干扰、闪电引起的浪涌、电磁波和电快速瞬变(EFT)的性能抗扰度。

ANSI将电磁兼容性(EMC)定义为:

电气和电子系统、设备和设备在规定的安全范围内的预期电磁环境中运行，而不会因电磁干扰而遭受或引起不可接受的退化的能力。(ansi c64.14-1992)。

EMI和EMC标准

电磁干扰可以阻止系统执行关键功能。医疗设备中电磁干扰引起的问题可能会中断生物医学信息的交换，或向工作人员提供关于患者病情的错误报告。从RFID对医疗设备的影响，到助听器、电动轮椅和电动滑板车的电磁兼容性，医疗设备对EMI的敏感性范围很广。

通过广泛的EMI和EMC标准，EMI问题的严重程度及其对消费者、工业和军事应用的影响变得显而易见。包括联邦通信委员会(FCC)、国际标准组织(ISO)、国际电工委员会(IEC)、美国国家标准协会(ANSI)、设备和辐射卫生中心(CDRH)在内的机构和许多其他机构已经建立了与EMI和EMC要求相关的标准。

这些标准包括设计要求、排放测试和免疫测试。例如，IEC 61508表明设计要求必须包含所需的EMI水平的信息。该标准进一步阐述了控制系统故障的技术和措施。在另一个例子中，IEC 60601-1-2涵盖了医疗设备安全和电磁兼容性的一般要求。

排放测试测量设备产生的噪音的数量和类型。抗扰度测量标准-如IEC 1000-4-4和IEC 1000-4-3中列出的标准-使设备承受不同的噪声频率，并测量设备耐受快速瞬变和辐射电磁场发出的噪声的能力。下表描述了几种发射和抗扰度测试。

识别电磁干扰危害和风险

自20世纪90年代初以来，元件和系统的复杂性不断增加，再加上节省成本的尝试，导致电子设备的噪声裕度增加了3分贝。模拟电路有安全裕度这与设备的信噪比相对应。虽然数字电路具有更大的安全裕度，但由于低压逻辑和数字应用故障的影响，该裕度会缩小。如果EMI中断了数字电路中的精确开关，系统就会失速或发生故障。当设备在更高的带宽下工作时，噪声排放和电路灵敏度都会增加。

结合标准和设计最佳实践随着复杂性的增加而降低风险。由于电磁干扰可能损害关键应用程序，因此风险评估还包括危害评估和危害概率评估。我们将危险定义为任何可以产生危害的东西，然后考虑危害的级别和严重程度。当我们考虑风险时，我们认识到不是所有的危害都会产生相同程度的危害，然后确定危害发生的概率。

危害和风险评估包括系统的环境、设计和应用。在电路设计和元器件选择上，电磁干扰影响着危害发生的概率。在设计电路时，必须认识到如何消除或减轻EMI以达到较低的风险水平。在设计和生产电路和产品的过程中，认识到潜在的安全危害和要求以及EMI的风险。

在电路设计中，电气危害是很重要的

使用设计最佳实践来避免EMI

PCB设计的目标应该是实现优良的信号完整性。这一目标也有助于制造一种能抵抗EMI并具有良好电磁兼容性的电路。获取EMC需要对从pcb、电源到线缆、机箱的整个产品进行研究。您的设计应确保数字和模拟电路之间的兼容性，仔细设计布局，并识别需要良好的基础以及屏蔽措施。EMC设计包括通过极低阻抗的返回路径和连续的接地平面图来减少辐射发射和提高辐射抗扰性，并为输入/输出和电源信号添加保护电路。

通过将噪声水平保持在远低于信号水平的水平，可以获得信号完整性。对于数字电路，噪声裕度应保持在毫伏范围内。为了更进一步，您必须将EMI发射水平保持在微伏和微安范围内。为了实现这些EMC目标，高速信号必须有适当的终端。您可以使用差分信号来减少排放，并在电源引脚处使用去耦电容器来降低开关噪声。

此外，电路设计必须控制阻抗。对于较慢的信号，您可以通过源终止来保持阻抗控制，并通过从平面到平面的连续返回路径来实现。当你的信号穿过分裂平面时，使用解耦电容器。在设计PCB布局时，请识别易受EMI影响的关键迹线。这些线包括进入或离开PCB的线、携带高速时钟和数据信息的线、模拟输入线和数字线。

使用Cadence工具布局和分析电路需求是您可以做出的一些最佳选择，特别是在围绕EMI和安全问题工作时。Cadence的Allegro PCB编辑器使所有设计规则检查和布局管理成为可能，您需要将设计安全地投入生产。

如果您想了解更多Cadence如何为您提供解决方案，跟我们和我们的专家团队谈谈吧．