DDR3路由指南跟踪管理和数据分组

我被一个书呆子我在大学的时候。除了上课,我躲在我的房间玩国际足联和魔兽的一天。直到新版本需要更高的内存容量,我那电脑缺乏。

这是一段的开始游戏需求急剧增加。作为一名学生,我没有足够的预算来升级硬件,甚至一块内存。今天,计算内存已经进化到DDR技术,值得庆幸的是,我可以跟上最新的游戏计算要求。

而堵塞的DDR3 SDRAM主板是小菜一碟,设计电路板,包括提供了很大的一个挑战。

DDR3基础知识

DDR代表1,和DDR3 SDRAM于2007年首次引入取代其前任DDR2。今天DDR3内存芯片保持相关,尽管在2014年引入DDR4。

支持数据总线的DDR3 SDRAM高达1066 mhz的频率。然而,内存芯片和之间的数据传输一个单片机发生在时钟频率的两倍。对于每一个时钟脉冲,两位销数据传输一个数据信号。

微处理器之间的数据交换的DDR3 SDRAM是做一个接口,由一个地址总线、数据总线、数据选通,数据面具,和时钟信号。数据总线是64 -位宽,有15个地址访问整个记忆细胞的别针。

挑战DDR3路由

DIMM的DDR3 SDRAM包有240针而微处理器,内存芯片连接到更大的销项。根据DDR3 SDRAM的模块,数据速率范围从400兆赫到1066兆赫。即使在最低频率,你会处理的高速信号的PCB空间有限。

而DIMM包有针分散在一个水平线,微处理器通常的插脚引线安排针网阵列(PGA)或土地阵列(LGA)形式因素。芯片与网格阵列梢出更具有挑战性的路线上有小空间PCB回旋余地。

DDR3路由更使微处理器达到/ PGA包。

有64个数据连接传输比特在时钟频率的两倍。在这样一个有限的空间和高速信号,最关心的是相声会影响信号的完整性。跟踪数据的长度,地址、时钟和控制信号也至关重要的防止传播延迟的问题。

路由指南DDR3

DDR3路由不适合胆小者使用,你会处理多个高速PCB上拥挤的痕迹。这里有一些技巧,这些技巧将帮助你。

建立数据分组

DIMM的DDR3 SDRAM,单个模块相连的数据用闪光灯,通常被称为车道。每个车道对应于8位数据总线。你会想和相应的数据组每个数据选通面具和数据信号。

交叉耦合和传播延迟可能影响DDR3路由。

路由数据信号的第一个

路由优先数据信号。你要先路由分组数据信号从微处理器DDR3内存地址,之前和其它控制信号。时钟信号路由。

然而,重要的是要记住,数据,控制,地址参考时钟,重要的是要防止这些痕迹的长度差异。

使用最小或同等数量的通过

重要的是要确保信号跟踪特定的车道阻抗特性相近。因此,最好避免使用通过。通过使用时,确保所有的痕迹在同一组数是相等的。

路由信号邻近地面痕迹

所有的数据、地址、控制和时钟信号必须保持尽可能的短。除此之外,他们必须相邻路由到一个地平面,以确保一个清洁和短返回路径。这可以防止高速PCB上的噪声耦合到其他痕迹。

甚至当你仔细路由连接的DDR3 SDRAM,最好模拟上的布局PCB分析软件。OrCAD PCB设计者提供所需的工具模拟和分析DDR3设计与智能布局的约束功能和强大的刚果民主共和国机制。

如果你想了解更多关于节奏是如何对你的解决方案,跟我们和我们的专家团队。