约束DDR路由:广阔的限制

以确保一个成功的建筑设计,每个人都应该相同的设计目标和功能限制(约束),大自然的millions-years-old实验室已经开发了同样的功能。例如,利用大脑的神经系统的自然约束设计电子线路。

它是相同的约束在DDR路由——这些是设计指导方针演变的自然表情的电力给设计师带来了挑战。设计与这些潜在的信号完整性问题的前沿设计师的思想消除静态和确保高功能至关重要。这就是应用约束,或设计规则,DDR路由设计方便。

ddr是什么?

印刷电路板(PCB)布局通常使用某种形式的1率(DDR)的记忆。顾名思义,DDR内存允许两个数据位转换发生在一个时钟周期,从而加倍能力在一个周期的数据。这个词,“双数据速率”意味着它可以获取数据的上升和下降周期定时时钟,与以前的版本只获取一个时钟边缘的RAM。

内存设备往往hand-routed维持周到控制潜在的路由问题,如适当分离地址、数据和控制信号与ddr有关。

DDR路由通过电子设计变得越来越普遍。

通过设置某些限制参数到你的设计在一开始,你的高功能和信号完整性的机会增加。通过观察的自然元素的公差电路而设计参数,消除静态和保护信号相干性,更大的成功的机会当你PCB进入测试。

约束的DDR路由

DDR内存速度的增加电路PCB布局呈现越来越复杂。时间和在高速信号完整性是至关重要的与大数据传输。设计师因此采用规定的“约束”——这些都是限制,指南和技术利用在DDR路由布局。约束在DDR路由可以包括元素,比如延迟时间和匹配长度和温度限制由周围的组件。

DDR路由约束可以限制和要求设计师,当然,但是想想看:一些非常聪明的想法之前,您已经创建了这些约束在DDR路由简化你的工作和你的PCB功能成功的第一次。

约束在DDR路由可能包括:

• 工作温度

• 跟踪角度、长度和距离跟踪

• 终止

• 供应电压

• 设置和保存时间

如果限制在DDR路由被忽略?

未能遵循建议在DDR约束路由将产生电路不如期执行和将功能不正常。难以排除,记忆回路故障如此详细,数据损坏可以看到只有当特定数据流传递,或在特定的操作温度。

坚持设计约束确保少容易错误

在DDR设计使用建议约束路由麻烦不如使用仿真软件评价计时和预测潜在的电磁干扰(EMI)。模拟有时需要若干次迭代实现EMI合规。

永无止境的驱动器向小型化设计的发病率增加模拟、数字和射频电路紧密结合高压电路。这些高压电路需要额外的约束在DDR路由的形式增加了运营商安全电气间隙和隔离。

抑扬顿挫的快板PCB设计者是一个可伸缩的设计工具,其中包含所有需要吗创建一个完全集成的PCB布局设计流程。快板PCB设计的核心管理系统包含一个约束,PCB编辑器,为创建、管理、验证约束的DDR路由。它还包括一个auto-interactive路由器,为机械和制造CAD程序和接口。

如果你想了解更多关于节奏是如何对你的解决方案,跟我们和我们的专家团队。